集成电路IP核的知识产权保护研究

基于IP核的So C设计已成为IC设计的主流,随着大量可复用IP核的出现和广泛运用,非法传播与使用现象也愈加泛滥且隐蔽性极强。根据三种不同类型IP核的自身特点,需要综合运用《专利法》、《著作权法》、《反不正当竞争法》、《集成电路布图设计保护条例》等知识产权部门法与相关条例予以协调保护,并结合企业定位制定恰当的IP核知识产权管理策略,方能有效维护合法权益,促进健康发展。

集成电路设计产业的知识产权发展战略研讨——以集成电路IP核的开发、获取和保护为切入点

集成电路设计产业是电子信息产业发展的制高点,集成电路IP核作为集成电路设计的关键性技术成果对于产业的发展意义重大。目前,我国集成电路设计产业发展遇到的困难主要是缺乏自主知识产权的集成电路IP核,导致IP核对外技术依存度畸高。为此,有必要通过加强IP核知识产权法律协调保护力度、加快IP核知识产权海外技术收购步伐和加大IP核知识产权研发保护资金投入等方式推动我国集成电路设计产业知识产权战略,提升集成电路IP核的开发、获取和保护能力,促进我国集成电路产业的健康、快速发展。

集成电路知识产权模块应用与保护策略探讨

本文针对SOC设计中集成电路知识产权模块(IP核)的应用与保护问题试从应用管理和保护机制及措施等几个方面进行了一些探讨,希望这些探讨在信息技术飞速发展的大背景下,对我们今天如何更有效应用和保护IP核提供一些帮助。

高性能的图像无损压缩知识产权核设计

为了解决海量图像数据对存储介质和有限的带宽造成的巨大压力,提出了高性能的图像无损压缩知识产权(IP)核,给出了相应的超大规模集成电路(VLSI)架构。通过对图像预处理模块进行兼容性优化,使其可以灵活处理多种规格的图像;优化离散小波变换(DWT)模块,提出了单加法器延时结构,使离散小波变换模块的最高工作频率达274 MHz;IP核整体架构采用串并复用流水线设计思路,图像预处理和离散小波变换模块串行处理数据,算术编码和位平面编码模块并行处理数据,IP核内的所有模块均采用流水线设计方法,最终大幅提升IP核的吞吐率。实验结果表明,设计的IP核可直接接收光电耦合器件(CCD)相机的图像数据完成无损压缩并输出码流,该IP核在Xilinx Kintex-7 KC705开发板上实现,最高工作频率达171 MHz,最大吞吐率达1472 Mb/s,与现有图像无损压缩VLSI编码器相比,最高工作频率提升16%以上,最大吞吐率提升25%以上。

ChipEstimate.com和中芯国际推出SMIC专属兼容内核IP门户网站

近日,ChipEstimate．com全球最大的在线IP库．与中国内地最大最先进的集成电路晶圆代工企业中芯国际集成电路制造有限公司（“中芯国际”，纽约证交所代码：SMI，香港联交所代码：0981．HK），今日宣布。推出一个新的中芯国际专属知识产权（IP）门户网站，这个门户网站汇集了与中芯国际工艺兼容的第三方IP内核。

基于IP核复用技术的SoC设计

摘要:概述了国内外IP产业的发展情况,论述了我国发展IP核复用技术SoC设计的可能性和必要性,IP核种类。

中芯国际缘何被告?

在芯片业新一轮两股企业势力的角力中,竞争态势已经发展到了一个重要而微妙的时刻,知识产权问题将成为左右

一种面向无线安全的双核SOC平台

提出了一种适用于无线网络安全应用的片上系统(SOC)平台.该平台采用主控CPU加专用安全处理器的双核架构,可以灵活支持多种无线网络安全协议.所用到的安全处理器集成了多个硬件加速器,能够对多种常用的密码学算法提供硬件加速.相比于传统的CPU加协处理器的架构,该架构能够提供更高的系统效率,消耗更少CPU资源.此系统在0.18μm CMOS工艺下流片成功,并通过更改其固件,完成了多种功能的测试.该SOC平台具有高性能,低成本,多功能的特点,可广泛应用于各种手持设备.

VGA控制器IP核的仿真和实现

文中介绍了一种VGA控制器控制数字图像输出显示的设计方法和VGA控制器IP核仿真实现策略。该控制器利用VHDL进行描述,IP核正确性利用FPGA验证。设计中通过建立图像坐标系的方法去除了传统数字化VGA信号的虚影情况,利用与有效信号同步的输出使能信号控制信号输出消除消隐部分的影响,另外致力于波形的高度同步确保了图像的清晰度。仿真波形证明设计符合设计要求,图像显示清晰连贯。另外VGA图像应用广泛,VGA控制器做成ASIC芯片,图像失真小、抗干扰能力强,用户只需要提供数字图像信息输入即可输出模拟VGA信号,应用前景良好。该文讲述的VGA控制器的设计方法能够适应各种应用VGA图像的场合。

Synopsys和中芯国际合作推出65-nm到40-nm的SoC设计解决方案

全球领先的半导体设计、验证、和制造软件及知识产权（IP）的供应商新思科技有限公司和中芯国际集成电路制造有限公司宣布已正式提供用于中芯国际先进65-nm工艺的系统级芯片（SoC）综合设计解决方案。该解决方案将Synopsys丰富的DesignWare接口、模拟IP产品组合和其他基础性IP，通过可调参考流程与Galaxy TM实施平台集成在一起。

中芯国际和新思科技扩展40nm低功耗Reference Flow5．0

全球领先的半导体设计、验证和制造软件及知识产权（IP）供应商新思科技公司，与世界领先半导体代工企业之一中芯国际集成电路制造有限公司今日宣布：从即日起推出其40nmRTL—to—GDSII参考设计流程的5．0版本。此款经过生产验证的流程借助Synopsys的完整工具套件，将多样化的自动化低功耗和高性能功能整合在其中，给中芯国际的客户带来了目前芯片设计所需要的差异化性能和功耗结果。

新思科技力助炬力集团推平板电脑用多核处理器

新思科技与炬力集成电路设计有限公司日前宣布：炬力通过使用Synopsys提供的全线集成电路设计工具与部分知识产权（IP）产品，开发出了可实现性能与功耗平衡的“猫头鹰（OWL）”系列多核平板电脑处理器系统级芯片（SoC）。

Synopsys和中芯国际合作推出65nm～40nm的SoC设计解决方案

全球领先的半导体设计、验证和制造软件及知识产权（IP）的供应商新思科技有限公司和中芯国际集成电路制造有限公司11月15日宣布已正式提供用于中芯国际先进65nm工艺的系统级芯片（SoC）综合设计解决方案。该解决方案将Synopsys丰富的DesignWare接口、模拟IP产品组合和其他基础性IP，

中芯国际和新思科技携手推出Reference Flow 4.0

全球领先的半导体设计、验证和制造软件及知识产权（IP）供应商新思科技公司与中国内地最大的芯片代工企业中芯国际集成电路制造有限公司日前宣布，将携手推出全新的65纳米RTL-to-GDSII参考设计流程4．0（Reference Flow 4．0）。作为新思科技专业化服务部与中芯国际共同开发的成果，该参考流程中增加了Synopsys Eclypse ^TM低功耗解决方案及IC Compiler Zroute布线技术，

半导体集成电路、单片和多片集成电路

0009305系统级芯片:最引人关注的 IC〔刊〕/翁寿松//微电子技术.—2000,(1).—6～12(E)介绍了系统级芯片的定义、优点、构成要素、设计原则、品种和目前存在的问题。讨论了系统级芯片的技术关键——微处理器核心和知识产权。

“嵌入式可编程逻辑阵列IP核”课题通过验收

由中国科学院电子学研究所牵头承担的核高基重大专项“嵌入式可编程逻辑阵列IP核”课题顺利通过验收，标志着我国在研制具有自主知识产权的高性能大规模嵌入式可编程逻辑阵列IP核能力上取得创新性突破和显著提升，是国产可编程逻辑芯片和IP核在探索市场化和产业化道路上的重要里程碑，对我国抢占集成电路新兴产业战略制高具有重要的意义。

基于FPGA的IP仿真验证平台(英文)

IP(集成电路知识产权芯核)的仿真和硬件验证是IP开发中不可缺少的环节．文中基于FPGA(现场可编程门阵列)开发了一个IP仿真验证平台,并使用PCI(外部设备互连)总线来测试IP．用户只要将自己设计的IP插入所开发的仿真验证平台,就可以方便地对IP进行测试．文中还对所设计的平台进行了软件仿真,以验证其功能,并在载有Xilinx spartan-3 600E FPGA的PCI插卡上进行上板调试．结果表明,所建立的基于FPGA的IP仿真验证平台可以对IP进行有效的仿真和验证,并具有良好的稳定性和实用价值．