高速数字化三维集成式CCD-CMOS图像传感器

为了解决CCD与CMOS工艺兼容性低、互连集成制作难度大,以及芯片间接口匹配和高性能兼备等问题,对CCD器件拓扑结构与像元、CMOS读出电路、三维异质互连集成及高密度引脚封装等技术进行研究,提出了一种1024×256阵列规模的集成式CCD-CMOS图像传感器。该器件实现了CCD信号的高精度数字化处理、高速输出及多芯粒的技术融合,填补了国内CCDCMOS三维集成技术空白。测试结果表明:集成CCD-CMOS器件的光响应和成像功能正常,双边成像效果良好,图像无黑条和坏列,互连连通率(99.9%)满足三维集成要求,实现了集成式探测器件的大满阱高灵敏度成像(满阱电子数达165.28ke^(-)、峰值量子效率达86.1%)、高精度数字化(12bit)和高速输出(行频率达100.85kHz),满足集成化、数字化、小型化的多光谱探测成像系统要求。

多光谱TDI-CMOS图像传感器读出电路设计

针对3D集成式多光谱TDI-CMOS图像传感器的数字化处理和高速读出需求,为了解决与TDICCD探测器的整体布局、物理尺寸和接口的匹配性和一致性问题,研制了适用于五谱段TDICCD的CMOS读出电路芯片。该读出电路芯片创新地设计了一种使用多相位ADC时钟、支持相关多次采样的新型列级单斜ADC电路结构,实现了TDICCD信号的数字化和高速输出,有效提升了探测器的动态范围和噪声指标。流片测试结果表明:读出电路芯片的功能正常,集成式TDICCD的成像效果良好,新型列级ADC工作正常,读出电路以最小9.5μs的行周期输出14 bit数据,相关多次采样具备降低输出信号噪声的作用,实现了TDICCD信号的高精度数字化处理和高速输出,满足3D集成式TDI-CMOS图像传感器的研制要求。

致冷型红外CMOS读出集成电路的发展现状

致冷型红外读出集成电路经历了 2 0多年的发展 ,其技术已日臻完善 ,CMOS读出电路是当今读出电路的主流 ,其发展趋势是减小像元间距 ,增加焦平面阵列像元数而又不降低其光电性能。将滤波电路、A D转换等功能器件集成在同一芯片上也是读出电路的发展方向。

155 Mbit/s和622 Mbit/s速率0.6μm CMOS工艺光纤用户网专用集成电路的部分核心芯片

采用国内的CSMC HJ 0 .6 μmCMOS工艺实现了 15 5Mb/s和 6 2 2Mb/s速率的光纤用户网专用集成电路的部分核心芯片。芯片测试结果表明 ,激光二极管驱动电路(LDD) ,前置放大器 (Pre Amp)和限幅放大器 (LA)集成电路达到了世界同类集成电路的水平。

VLSI CMOS模拟集成电路可靠性仿真设计技术

随着超大规模CMOS模拟集成电路工艺技术进入纳米阶段,模拟集成电路面临着日益严峻的可靠性挑战,可靠性仿真设计技术已经成为提升电路固有可靠性的重要途径。对现有的模拟集成电路可靠性仿真设计的文献资料进行了总结,探讨了集成电路可靠性仿真分析的高效方法,这些方法能够帮助电路设计师对电路进行分析,并找出其中的薄弱环节。介绍了典型的更具适应性和自愈能力的模拟集成电路设计技术。

深亚微米薄膜CMOS／SOI电路的集成器件线路模拟

开发了适用于薄膜亚微米、深亚微米ＣＭＯＳ／ＳＯＩ电路的集成器件线路模拟软件，该模拟软件采用集成数值模型，将薄膜ＳＯＩ器件的数值模拟与电路模拟有机地结合在一起，实现了薄膜亚微米、深亚微米ＣＭＯＳ／ＳＯＩ电路的精确数值模拟，利用这一软件较为详细地分析了硅层厚度为５０～４００ｎｍ、沟道长度为０．１５～１．０μｍ的ＣＭＯＳ／ＳＯＩ环形振荡器电路，使我们对深亚微米薄膜ＣＭＯＳ／ＳＯＩ环振的特性及工作机理有了较为清晰的认识，模拟结果与实验结果进行了对照，两者吻合得较好。

基于CMOS工艺的射频集成电路ESD保护研究

随着工艺特征尺寸的缩小，射频集成电路承受的静电放电（ESD）问题日趋变得复杂。保护电路与被保护核心电路的相互影响，已经成为制约射频集成电路发展的一个障碍。本文主要研究CMOS工艺下，ESD保护电路与被保护核心电路之间的相互影响的作用机理，提出研究思路，并对射频集成电路ESD保护电路的通用器件作出评价。

CMOS门阵列VLSI电路设计综述

由于门阵列ＶＬＳＩ半定制的性质，使其电路设计在许多方面都有着与众不同的特点．本文就门阵列电路中门的扇入与扇出、缓冲单元的设计、门电路的可测性设计等几方面问题进行了较详尽的分析与论述，以期对ＣＭＯＳ门阵列的ＡＳＩＣ研制，在高层次的电路设计上探讨优化设计方法．

用于MEMS红外传感器的集成低噪声CMOS接口电路设计

实现了一种应用于采集MEMS红外传感器微弱信号的低噪声CMOS接口电路.该电路应用了斩波技术(CHS),对斩波技术中抑制低频噪声的效率分析表明其可以有效降低低频噪声.利用苏州和舰科技(HJTC)的商用0.18μmCMOS工艺流程制作的试样芯片.测试结果证实了此电路的工作原理.整个斩波放大系统的增益为84.9dB,带宽160Hz,等效输入噪声87nV/rtHz.

CMOS射频集成电路:成果与展望

CMOS射频集成电路的研究和制作将大大拓展集成电路的应用空间。文章介绍了采用CMOS工艺集成射频电路研究中所取得的成果 ,评述了其中存在的问题。

一种减小工艺参数影响的CMOS集成电流源设计方法与电路实现

本文利用Vtp提取电路、能隙基准电压源电路以及运算放大电路设计了一种电流源电路。使用CA-DENCESPECTRE仿真工具进行仿真,在TSMC0.35μm工艺的五种工艺边界条件TT、FF、FS、SF、SS)下,该电路输出电流变化小于8%,并且在同一工艺边界条件下输出电流随温度(-40～85℃)变化小于3%。

超大规模集成电路设计基础 第五讲 CMOS本单元电路

反相器也是CM-OS VLSI 电路中的最基本的单元电路。常用的CMOS 静态反相器有三种,如图5.1所示。CMOS 反相器是由一对互补的MO-SFET 组成的。

双层金属布线硅栅CMOS门阵列电路制造工艺技术研究

采用双层金属布线可以提高集成电路的集成密度、集成度和速度。本文报道了双层金属布线工艺技术成功地应用于制造标准3μm硅栅CMOS 500门、1200门、2000门多种门阵列专用大规模集成电路。本文对双层金属布线硅栅CMOS门阵列电路制造工艺技术的几个关键技术问题进行讨论。

2．5Gb／s0．35μmCMOS单片集成光接收机电路设计与实现

采用0.35μm CMOS工艺设计并实现了单片集成光接收机电路.该芯片能将光电检测器检测到的速率为2.5Gb/s的信号进行放大,进行时钟恢复、数据判决,并通过一到四路分接输出四路速率为622Mb/s的信号.恢复出的经过四分频的时钟抖动以及最后分接输出的四路数据抖动的均方值分别为1.9ps和13ps.芯片在标准的5V电源电压下,功耗为2.05W,整个芯片面积为1600μm×870μm.

低功耗CMOS射频集成电路的设计与研究

文章介绍了目前CMOS射频集成电路中低功耗技术研究所取得的几种成果,评述了其中存在的问题。最后指出了该领域中未来的研究方向。

一种新型的高性能CMOS电流比较器电路

分析了目前几种高性能连续时间 CMOS电流比较器的优缺点 ,提出了一种新型 CMOS电流比较器电路 .它包含一组具有负反馈电阻的 CMOS互补放大器、两组电阻负载放大器和两组 CMOS反相器 .由于 CMOS互补放大器的负反馈电阻降低了它的输入、输出阻抗 ,从而使电压的变化幅度减小 ,所以该电流比较器具有较短的瞬态响应时间和较快的速度 .电阻负载放大器的使用减小了电路的功耗 .利用 1.2 μm CMOS工艺 HSPICE模型参数对该电流比较器的性能进行了模拟 ,结果表明该电路的瞬态响应时间达到目前最快的 CMOS电流比较器的水平 ,而功耗则低于这些比较器 ,具有最大的速度 /功耗比 .此外 ,该 CMOS电流比较器结构简单 ,性能受工艺偏差的影响小 ,适合应用于高速

使用CMOS集成电路需注意的几个问题

集成电路按晶体管的性质分为TTL和CMOS两大类,TTL以速度见长,CMOS以功耗低而著称,其中CMOS电路以其优良的特性成为目前应用最广泛的集成电路。在电子制作中使用CMOS集成电路时,除了认真阅读产品说明或有关资料,了解其引脚分布及极限参数外,还应注意以下几个问题: 1、电源问题 (1)CMOS集成电路的工作电压一般在3-18V,但当应用电路中有门电路的模拟应用(如脉冲振荡、线性放大)时。

浅析两种典型的CMOS集成器输入端保护电路

在CMOS集成器的使用过程中,容易在输入端出现破坏性电压,为保护电路不易损坏,需要在电路前端添加保护电路。根据CMOS集成器的输入端问题,浅析单二极管保护电路和双二极管保护电路的工作原理以及其优缺点。

用CMOS集成电路驱动发光二极管的几种基本电路及典型应用

发光二极管(简称 LED)由于具有能在低电压下工作、工作电流小,响应速度快,寿命长、能彩色显示以及驱动电路简单等优点,因而广泛应用于数字仪器仪表,电子计算机,家用电器,声光电控图案彩色显示器,光电控灯箱、玩具等产品。本文主要介绍在 CMOS 集成电路中发光二极管基本驱动电路及典型应用。