防御零值功耗攻击的AES SubByte模块设计及其VLSI实现

密码器件在执行高级加密标准(Advanced Encryption Standard,AES)时常以能量消耗方式泄漏密钥信息,为有效降低其与实际处理数据之间的相关性,该文提出一种具有防御零值功耗攻击性能的AES SubByte模块设计及其VLSI实现方案.首先,在分析GF(256)域求逆算法的基础上,采用关键模块复用的方法,提出一种更为有效的加法性屏蔽求逆算法;然后依此进一步得到一种新型的SubByte模块结构,实现在不影响对所有中间数据进行加法性屏蔽编码的同时,减少电路的芯片开销、提高电路的工作速度.实验结果表明,所设计的电路具有正确的逻辑功能.与传统Sub-Byte模块比较,该设计的最高工作频率和面积都有较大的优化.

简化的抗零值功耗分析的AES算法及其VLSI实现

提出了一种简化的抗零值差分功耗分析的先进密码算法(AES)及其VLSI实现方案。为了降低抗攻击技术对原有运算单元速度面积的影响,在分析原改进的AES算法的基础上,提出了更为简单的加法性屏蔽算法,并用复用相应模块、优化运算次序等方法实现了以极小的硬件代价获得很高的抗攻击性能。设计采用HHNEC 0.25μm标准CMOS工艺,单元面积约43k等效门。在40MHz工作频率下,128-bit加密的数据吞吐率达到470Mb/s。

Width-w NAF算法的能量攻击防范对策

介绍了椭圆曲线加密的快速算法、Width-wNAF算法及能量分析攻击方法;提出了width-wNAF算法的改进算法。在不增加主循环计算量的情况下,改进算法有效地抵抗了能量分析攻击,包括简单能量分析攻击、差分能量分析攻击、改进的差分能量分析攻击以及零值点攻击。