基于NCL路径平衡的抗功耗分析方法

由于对路径结构平衡的本质以及设计方法缺乏系统的研究,导致其在实际应用中严重依赖设计者自身的经验,难以推广到各类自动化综合方法中。对实现路径平衡结构的形式化定义及充分条件进行了研究,并给出了证明,进而提出了一种基于改进二元决策图(BDD,binary decision diagram)的零协议逻辑(NCL,null convention logic)异步电路路径平衡扩展方法。该方法能够简便地扩展至各类自动化综合过程中,并能在不改变目标电路特性的前提下,有效实现NCL异步电路的路径平衡结构,抵消由于寄生电容和负载电容差异所造成的密码芯片旁路信息泄露。

基于并行完备检测的高速异步流水线设计

为了有效地提升异步零协议逻辑(NCL)流水线的吞吐量,该文提出一种多阈值并行完备流水线。采用独特的半静态零协议阈值门建立异步组合逻辑,使数据串行传输的同时每级流水线数据处理和完备检测并行进行,以串并结合的工作方式提升吞吐量。同时新阈值门的使用降低了流水线空周期时的静态功耗。基于SMIC 0.18μm标准CMOS工艺对所提出的流水线进行了分析测试。与现有流水线比较显示,当组合逻辑为四位串行进位全加器时,新的流水线吞吐量提升62.8%,静态功耗减少40.5%,可用于高速低功耗的异步电路设计。

32位时延无关异步流水线乘法器设计

提出采用Heaviside函数建立可精确描述门限门行为的数学模型,该数学模型可描述门限门的置位、复位行为.针对异步单轨逻辑健壮性差的缺点,基于零协议逻辑(NullConventionLogic)设计了双轨逻辑的时延无关32位异步流水线乘法器.乘法器基于改进的Booth编码和Wallace树.该乘法器与采取同样结构的同步乘法器的仿真结果表明,前者的性能提高了近4倍.