商用车整车静态功耗优化探究

从商用车整车静态功耗产生的原因及影响出发,通过控制整车静态电流从而控制整车静态功耗。从整车静态电流测试、对标分析、电源分配等方面研究如何有效控制整车静态功耗。总结了从设计、试制两个阶段控制静态功耗的方法,在整车设计阶段根据用电器使用场景,设计电源分配、制定各零部件静态电流指标;在试制阶段测试验证零部件,通过优化控制策略控制零部件静态电流,从而控制整车静态功耗。

芯片动态门限静态功耗的优化技术

提出了一种双阈值电压的动态门限静态功耗优化算法。该算法通过直接统计电路门级节点的松弛裕度,利用静态时序分析其最大松弛裕度及邻节点松弛裕度特征,区分电路中的关键与非关键节点并分步调整其相应的阈值电压,从而有效地实现了对CMOS电路静态功耗的优化设计。基于ISCA85基准实验电路集,采用该技术和以往的算法进行了对比验证。结果表明,该算法在不降低静态功耗优化效率的同时,优化时间缩短了95%以上,适合于超大规模电路静态功耗优化。

深亚微米集成电路静态功耗的优化

随着工艺的发展,器件阈值电压的降低,导致静态功耗呈指数形式增长。进入深亚微米工艺后,静态功耗开始和动态功耗相抗衡,已成为低功耗设计一个不可忽视的因素。针对近年来提出的各种降低静态功耗的设计方法,本文进行了总结。对源极反偏法、双阈值法、变阈值法、多阈值法的原理和应用进行了分析和说明,并通过对各种方法的优缺点进行比较,旨在为集成电路设计人员提供减小静态功耗方面的设计思路和努力方向。

片内二级Cache的静态功耗优化技术研究

随着集成电路制造工艺进入超深亚微米阶段,静态功耗在微处理器总功耗中所占的比例越来越大,尤其是片上二级Cache。在开发新的低漏流工艺和电路技术之外,如何在体系结构级控制和优化静态功耗成为业界研究的热点。本文提出了一种ADSR算法,在保证处理器性能不受影响的前提下,可以大幅降低二级Cache的静态功耗。

低静态功耗TFT液晶汽车仪表的硬件系统设计

为使TFT液晶汽车仪表在整车长时间停放后仍能正常启动,该文提出了一种低静态功耗的硬件系统设计,静态功耗约为1.53mA,满足整车对仪表提出来的小于3mA的静态功耗要求。此硬件系统设计方案性能可靠稳定、成本较低,已在多款TFT液晶汽车仪表中广泛应用,具有较高的应用价值。

基于WDC结构的低静态功耗Cache设计

基于片上cache占处理器芯片功耗的比重越来越大,提出了一种新的路衰减cache(Way-DecayCache,WDC)结构.该结构通过门控Gnd技术来动态地关闭或开启部分cache路,使得cache结构可以在低功耗配置和正常配置之间切换,从而达到降低静态功耗的目的.与现有的低功耗cache结构相比,附加的逻辑少,实现简单,具有硬件的可实现性.试验结果表明,该结构可以降低cache的功耗,同时对cache整体的性能影响很小.

一种适用于门级网表的混合式静态功耗优化方法

进入深亚微米集成电路设计阶段,静态功耗所占整体功耗的比例快速增大,使之成为当前设计流程中的关键优化步骤。该文提出一种适用于门级网表的混合式静态功耗优化方法。该方法结合了整数规划和启发式算法,以减小电路时序裕量的方式换取电路静态功耗的改善。整体优化流程从一个满足时序约束的设计开始,首先利用整数规划为网表中的逻辑门单元寻找一个较低静态功耗的最优替换单元;其次结合当前所用门单元和最优替换单元的物理和电学参数,按优先级方式逐层替换电路中所有的逻辑门节点;最后利用启发式方法修复可能出现的最大延时违规情况。整体优化流程将在上述步骤中不断迭代直至无法将现有时序裕量转换为功耗的改善。针对通用测试电路的实验结果表明,采用该方法优化后电路静态功耗平均减小10%以上,最高达26%;与其它方法相比,该方法不仅大幅降低了功耗,而且避免了优化后电路最大延时的过度恶化,其最大延时违反量小于5 ps。

一种低静态功耗的CMOS集成稳压器的实现

提出了一种静态功耗很低的 CMOS集成稳压器的实现方法 ,详细分析了他的工作原理 ,并给出了具体电路、仿真波形以及分析数据。

利用遗传算法实现CMOS组合电路静态功耗优化

面向基于标准单元的CMOS组合电路,利用输入向量控制技术,采用遗传算法作为求解手段,建立了CMOS组合电路静态功耗优化环境。在遗传算法中利用电路状态差异度作为适应度函数,求解使电路静态功耗最小的输入向量。实验结果表明,使用该方法能明显优化静态功耗,运行时间合理,不需要进行HSpice模拟,摆脱了对目标工艺的依赖。

一种超低静态功耗LDO的设计

介绍了一种采用0.35μm CMOS工艺制作的LDO电路。电路采用工作在亚阈值区的跨导放大器使得电路工作在超低静态电流下,因此实现了超低静态功耗和高效率性能。整个电路所占面积约为0.8 mm2,在典型工作状态下电路总的静态电流约为500 n A,最大负载电流为150 m A。电路输入电压为3.3 V^5 V,输出电压为3 V。

90nm工艺SOC芯片多阈值低静态功耗设计

为了降低纳米级芯片设计中功耗主体之一的静态功耗,从产生静态功耗的来源出发,提出了使用多阈值技术降低静态功耗,给出利用多阈值技术的多种实现方法。以COSTAR II芯片为实例,利用90 nm多阈值单元库进行低静态功耗设计。结果表明,利用多阈值技术设计来降低功耗是可行的,并对各种实现方法进行比较分析,可作为低静态功耗设计的参考。

VSF:CMOS组合电路的静态功耗评估模型

为了解决利用晶体管级电路模拟分析CMOS电路静态功耗时模拟时间随电路规模增大迅速增加的问题,在分析晶体管堆叠效应对标准单元泄漏电流影响的基础上,定义了归一化堆叠系数和电路等效堆叠系数的概念,提出了基于电路有效堆叠系数的静态功耗评估模型.该模型可用于CMOS组合电路静态功耗估算和优化.实验结果表明使用该模型进行静态功耗估算时,不需要进行Hspice模拟.针对ISCAS85基准电路的静态功耗优化结果表明,利用该模型能够取得令人满意的静态功耗优化效果,优化速度大大提高.

一种基于最远块对的低静态功耗指令Cache方案

针对降低不断增加的片上Cache静态功耗的要求,提出了一种基于最远块对的低静态功耗指令Cache结构--FBPC.考虑到指令访问具有很好的时间和空间局部性,距离当前访问地址较远的指令在随后的一段时间内被访问的可能性不大.利用指令访问的特点,FBPC通过存储体的改造自动发现据当前访问最远的块对,并且将它们设置为休眠模式来减少静态功耗.对11个SPEC2000测试程序进行仿真的结果表明,该方案可以有效地降低指令Cache的静态功耗.

降低微机CRT显示器静态功耗的措施

一种控制电路，实现了当键盘和鼠标在一定的时间内无任何操作时，计算机停止向显示器发送视频信号，使ＣＲＴ显示器在Ｗｉｎｄｏｗｓ和ＤＯＳ运行环境下处于静态消隐状态，从而达到降低ＣＲＴ显示器静态功耗和延长ＣＲＴ使用寿命的目的。

一种有效降低笔记本静态功耗的设计方法

文章主要介绍了一种有效降低笔记本静态功耗的电路设计方法，通过额外增加一级电源控制电路，可以在不影响整机性能的基础上，将笔记本静态功耗降低至μa级，进而延长笔记本关机状态下电池待机时间，避免电池过放。

一种在电池系统中静态功耗为零的实现方法

随着便携式设备的使用越来越多,以电池为供电系统的电子设备的静态功耗则成为首要关心的参数。电子产品在出厂和到用户的这段时间,是一个不确定的时间因素,在这期间,电池的电量得不到及时的补充,如果功耗偏大,则会影响到电子设备的使用寿命和用户体验。针对这个问题介绍了一种基于MCU的在电池供电系统中静态功耗为零的方法,并阐述了这种方法的应用方向。

微静态功耗触摸电灯

触摸电灯种类繁多,主要有调光型和开关型两种。调光型主要使用专用集成电路,价格较高,开关型则多用电容降压,有一定静态功耗。这里介绍一种静态功耗在毫瓦级,采用通用CMOS电路的开关型触摸电灯,电原理图如图1所示。

SMPS应用中新颖超低静态功耗的PWM控制概念

本文提出了一种新型可控间歇模式解决方案,它可以获得极低的功耗,并且提供波动非常小的稳定电源输出。利用这种新控制方案,可使开关电源(SMPS)PWM控制器能够在负载突然增加的情况下立即响应,使输出电压不会在从待机模式到正常模式的转变过程中下降太多。本文介绍了这种PWM控制方式,并给出了与其性能相关的实验结果。

一种超低静态功耗的电源启控电路

电源启控电路由触发电路、隔离及功率输出电路、延时电路、反馈电路、电源转换电路组成。一种结构简单的电源启控电路，仅用光耦、三极管、VDMOS管及其外围电路组成，不仅实现了超低静态功耗，而且大大减小了体积。