脉冲窄化型抗辐射静态存储器单元加固结构

为减小单粒子电荷共享效应对纳米量级静态存储器单元的影响,提出了一种基于双互锁冗余加固(dual interlocked storage cell, DICE)静态随机存储器(static random access memory, SRAM)单元的新型布局结构。该结构融入了脉冲窄化技术,并与传统的DICE存储单元进行了比较,能有效减小面积开销,提升单元电路综合性能,且不需考虑敏感节点之间的间距。测试电路用65 nm体硅CMOS工艺进行流片,辐照实验在中国原子能科学研究院抗辐射技术应用创新中心进行。实验结果表明,新型SRAM存储单元结构单粒子翻转线性能量转移阈值为15 MeV·cm2·mg-1,能够满足低轨道航天产品的应用需求。

新型绝缘体上硅静态随机存储器单元总剂量效应

静态随机存储器作为现代数字电路系统中常见且重要的高速存储模块,对于提升电子系统性能具有重要作用.到目前为止,关于静态随机存储器单元总剂量辐射效应的数据依然有待补充完善.本文采用130 nm绝缘体上硅工艺,设计制备了一种基于L型栅体接触场效应晶体管器件的6晶体管静态随机存储器单元.该L型栅体接触器件遵循静态随机存储器单元中心对称的版图特点,使得存储单元面积相比于采用同器件尺寸的T型栅体接触器件的静态随机存储器单元减小约22%.文中对比研究了L型栅体接触器件与其他场效应晶体管之间的电学性能差异,以及基于不同场效应晶体管静态随机存储器单元的漏电流和读状态下静态噪声容限随辐射总剂量增加的变化规律.测试结果表明, L型栅体接触器件与T型栅体接触器件的器件性能接近,但前者具有面积更小的优势;同时基于L型栅体接触场效应晶体管的静态随机存储器单元的基本电学性能以及抗总剂量辐射效应均优于传统基于浮体场效应晶体管的静态随机存储器单元,因而具有稳定可靠的实用价值.

基于先进FDSOI SRAM的存内计算架构实现快速与低功耗的CNN处理

提出了一种新的存内计算架构,用于实现快速与低功耗的卷积神经网络处理。其中主要特点包括:(1)有别于忆阻器与电阻式记忆存储器等架构,文中的计算与储存单位,采用静态随机存取存储器比特单元,如此可以随着工艺的持续微缩而降低面积与功耗。(2)采用先进全耗尽绝缘体上硅工艺,除了享有工艺微缩带来的高速外,全耗尽绝缘体上硅在维持模式下的极低功耗具有明显优势,同时全耗尽绝缘体上硅的良好均匀性也可以减少计算误差。(3)整个架构都是以数字电路完成,不但实现简单,也避免采用在功耗面积速度上都处于瓶颈的模数转换器等电路,也无需考虑各位线上的加法造成的累加误差。基于静态随机存取存储器比特单元,首先提出一种可以在1个时钟周期内完成的纯数字的乘积累加架构,之后基于澳芯公司目前的22 nm全耗尽绝缘体上硅工艺,进行仿真,得到下列结果:(1)每个存储计算的比特单元,具有极佳的漏电,特别在0.4 V的维持状态下,加上特有的反向偏压(+/-2.0 V),功耗可低至同类工艺的75%。(2)从N×N输入矩阵进入存储权重的静态随机存取存储器矩阵内,得到二者的点积结果,速度可达2.5 Ghz以上。并且此结构可以被复制,平行实现该卷积神经网络层所有特征图需要的乘积累加计算,文中的例子,可以提供每秒4.375万亿次的计算能力。(3)完成一层卷积神经网络的计算储存结构,包括周边的位移加法电路,以文中的例子,面积仅需要120×120μm2。由以上结果,此架构非常适合人工智能的边缘计算应用。