基于递归学习的静态逻辑电路功耗优化方法

由于影响静态逻辑电路功耗的因素较多,导致功耗的收敛性较低,因此提出基于递归学习的静态逻辑电路功耗优化方法。分别从静态功耗和动态功耗两个角度构建静态逻辑电路功耗模型,并引入了电源电压和电流参量,综合分析在不同电压环境下静态逻辑电路单元延时的标准差和均值。根据获取的延时数据,计算各个单元对应的功耗值。将电路的延时作为递归学习的敏感度函数,采用递归学习的方式实施对静态逻辑电路功耗收敛效果的优化。测试结果表明,设计方法可以实现FPRM逻辑电路功耗和混合极性XNOR/OR电路功耗的快速收敛。