两种面向宇航应用的高可靠性抗辐射加固技术静态随机存储器单元

CMOS尺寸的大幅缩小引发电路可靠性问题。该文介绍了两种高可靠的基于设计的抗辐射加固(RHBD)10T和12T抗辐射加固技术(SRAM)单元,它们可以防护单节点翻转(SNU)和双节点翻转(DNU)。10T单元主要由两个交叉耦合的输入分离反相器组成,该单元可以通过其内部节点之间的反馈机制稳定地保持存储的值。由于仅使用少量晶体管,因此其在面积和功耗方面开销也较低。基于10T单元,提出了使用4个并行存取访问管的12T单元。与10T单元相比,12T单元的读/写访问时间更短,且具有相同的容错能力。仿真结果表明,所提单元可以从任意SNU和部分DNU中恢复。此外,与先进的加固SRAM单元相比,所提RHBD 12T单元平均可以节省16.8%的写访问时间、56.4%的读访问时间和10.2%的功耗,而平均牺牲了5.32%的硅面积。

脉冲窄化型抗辐射静态存储器单元加固结构

为减小单粒子电荷共享效应对纳米量级静态存储器单元的影响,提出了一种基于双互锁冗余加固(dual interlocked storage cell, DICE)静态随机存储器(static random access memory, SRAM)单元的新型布局结构。该结构融入了脉冲窄化技术,并与传统的DICE存储单元进行了比较,能有效减小面积开销,提升单元电路综合性能,且不需考虑敏感节点之间的间距。测试电路用65 nm体硅CMOS工艺进行流片,辐照实验在中国原子能科学研究院抗辐射技术应用创新中心进行。实验结果表明,新型SRAM存储单元结构单粒子翻转线性能量转移阈值为15 MeV·cm2·mg-1,能够满足低轨道航天产品的应用需求。

抗辐射128kb PDSOI静态随机存储器

介绍在部分耗尽绝缘体上硅(PDSOI)衬底上形成的抗辐射128kb静态随机存储器.在设计过程中,利用SOI器件所具有的特性,对电路进行精心的设计和层次化版图绘制,通过对关键路径和版图后全芯片的仿真,使得芯片一次流片成功.基于部分耗尽SOI材料本身所具有的抗辐射特性,通过采用存储单元完全体接触技术和H型栅晶体管技术,不仅降低了芯片的功耗,而且提高了芯片的总体抗辐射水平.经过测试,芯片的动态工作电流典型值为20mA@10MHz,抗总剂量率水平达到500krad(Si),瞬态剂量率水平超过2.45×1011rad(Si)/s.这些设计实践必将进一步推动PDSOICMOS工艺的研发,并为更大规模抗辐射电路的加固设计提供更多经验.

PDSOI静态随机存储器的总剂量辐照加固

对PDSOI CMOS器件及电路进行总剂量辐照的加固势必会引起其性能下降,这就需要在器件及电路加固和其性能之间进行折中.从工艺集成的角度,对PDSOI CMOS器件和电路的总剂量辐照敏感区域:正栅氧化层、场区氧化层及埋氧层提出了折中的方法.采用此种方法研制了抗总剂量辐照PDSOI SRAM,进行总剂量为2×105rad(Si)的辐照后SRAM的各项功能测试均通过,静态电流的变化满足设计要求,取数时间:辐照前为26.3ns;辐照后仅为26.7ns.

静态随机存取存储器辐射效应测试系统的研制

由于空间辐射效应会导致SRAM器件单粒子翻转、单粒子锁定等现象的产生。文中介绍了SRAM辐射效应测试装置的硬件、软件构成及有关测试技术。通过对SRAM芯片电流的检测、断电保护,解决了在SRAM实验过程中SRAM芯片的损坏问题,利用该装置在不同的辐射实验源上对SRAM进行辐射效应实验研究,获得了预期的实验数据。为星载计算机系统存储器的运行寿命评估及加固设计提供重要参考依据。

存储器抗辐射加固的矩阵纠错码研究

为了纠正辐射环境中的高能粒子对存储器造成的多位翻转,研究了一种矩阵纠错码电路,对存储器进行有效的抗辐射加固。提出了一种矩形循环校验法构造校验位,并设计了纠错码的译码算法和相应的译码电路。根据校验位构造了检测位。对数据的输入顺序进行排列,确保了冗余位发生翻转时纠错码电路仍可以正常工作。在16位宽的码字中,所研究的矩阵纠错码可以纠正数据宽度为5位的多位翻转。同目前已知的二维纠错码在相同条件下进行比较,其获得了更高的平均失效时间。

基于分离位线DICE结构的SRAM存储单元版图抗辐射设计

在SRAM加固设计中,存储单元的版图抗辐射设计起着重要的作用。基于分离位线的双互锁存储单元(DICE)结构,采用0.18μm体硅工艺,根据电路功能、结构和抗辐射性能,设计了一种新的NMOS隔离管的SRAM存储单元版图结构。根据分析结果,SRAM存储单元在确保存储单元功能的前提下,具备抗总剂量效应、抗单粒子翻转和抗单粒子闩锁效应,同时可实现单元面积的最优化。

静态随机存取存储器重离子单粒子翻转效应实验研究

应用重离子加速器和 2 52 Cf源进行单粒子翻转效应实验 ,测量得到 IDT系列和 HM系列静态随机存取存储器的单粒子翻转重离子 L ET阈值为 4～ 8Me V· cm2 /mg,单粒子翻转饱和截面为 10 -7cm2 · bit-1量级 ,位单粒子翻转截面随集成度的提高而减小。实验结果表明 ,可以用 2 52

新型非易失性存储器的抗辐射能力研究进展

通过研究铁电存储器、磁性随机存储器、相变存储器和阻变存储器4种新型非易失性存储器的抗辐射能力,总结了每种非易失性存储器的总剂量效应和单粒子效应。针对总剂量效应和单粒子效应进行了对比与分析,得到了目前的新型非易失性存储器的抗辐射能力仍然取决于存储单元以外的互补金属氧化物半导体(CMOS)外围电路的抗辐射能力。该结论为抗辐射非易失性存储器的研究提供了参考。

新型绝缘体上硅静态随机存储器单元总剂量效应

静态随机存储器作为现代数字电路系统中常见且重要的高速存储模块,对于提升电子系统性能具有重要作用.到目前为止,关于静态随机存储器单元总剂量辐射效应的数据依然有待补充完善.本文采用130 nm绝缘体上硅工艺,设计制备了一种基于L型栅体接触场效应晶体管器件的6晶体管静态随机存储器单元.该L型栅体接触器件遵循静态随机存储器单元中心对称的版图特点,使得存储单元面积相比于采用同器件尺寸的T型栅体接触器件的静态随机存储器单元减小约22%.文中对比研究了L型栅体接触器件与其他场效应晶体管之间的电学性能差异,以及基于不同场效应晶体管静态随机存储器单元的漏电流和读状态下静态噪声容限随辐射总剂量增加的变化规律.测试结果表明, L型栅体接触器件与T型栅体接触器件的器件性能接近,但前者具有面积更小的优势;同时基于L型栅体接触场效应晶体管的静态随机存储器单元的基本电学性能以及抗总剂量辐射效应均优于传统基于浮体场效应晶体管的静态随机存储器单元,因而具有稳定可靠的实用价值.

抗辐射固态存储器

Aeroflex公司宣布已生产出4M和16M的抗辐射静态随机存储器（SRAM）。它们应用于卫星时，能经受总剂量5千拉德的辐射。

静态存储器同一字节多位翻转实验研究

对两种大容量静态存储器 (SRAM )HM62 812 8、HM 62 85 12进行了同一字节多位翻转 (SMU)实验研究。HI 13串列加速器提供的F、Cl及Br离子轰击样品时 ,采用网络控制的 6116 62 85 12全系列SRAM单粒子效应测试系统进行动态检测 ,得到了两种器件的单粒子翻转 (SEU )以及SMU的σ LET曲线 ,分析了LET值以及测试图形对截面的影响。

一种新颖的二维纠错码加固存储器设计方法

提出了一种新颖的二维纠错码电路,可以有效地抑制辐射引起的存储器多位翻转。提出设计方法的最大特点是可以修正任意指定宽度的多位翻转,并以较低的硬件开销确保存储器的高可靠性。首先,本文提出一种新颖的二维修正码:把一个存储器的字拆分成一个二维矩阵的形式,分别对每一行和每一列加入多位错误探测码和奇偶校验码。随后,设计了存储器多位翻转的修正算法。最后,对提出的方法进行了电路和版图设计,并且利用提出的版图分割法解决了二维修正码冗余位中可能出现的多位翻转,进一步提高了存储器的可靠性。实验结果表明,提出的存储加固设计方法具有更高的可靠性。同目前已知的多位修正码相比,具有更低的编码和译码硬件开销,甚至低于只有一位修正能力的汉明码。

一种检测和校正存储器双错的低冗余加固方法

为了提高宇航用存储器的抗单粒子翻转能力,本文对传统的单错误修正、双错误探测(Single Error Correction and Double Error Detection,SEC-DED)码的构造进行了改进和优化,给出了构建单错校正、双错检测、相邻双错校正(Single Error Correction,Double Error Detection and Double Adjacent Error Correction,SEC-DED-DAEC)码奇偶校验矩阵的构造规则。通过适当地增加奇偶校验矩阵列向量的权重和、改变奇偶校验矩阵列向量顺序的方式,提出了一种具有新特征结构的SEC-DED-DAEC码,它可以修正任意相邻两位错误。实验结果表明,提出的SECDED-DAEC码是一种有效的宇航用存储器抗单粒子翻转加固措施,其冗余开销基本与传统的SEC-DED码相同,误码率低于国际同类文献的结果。

CMOS SRAM抗辐照加固电路设计技术研究

本文介绍了CMOS SRAM抗辐照加固电路的逻辑电路和版图加固设计技术。

电离总剂量辐射加固SRAM设计

在空间和核辐射环境下,电离总剂量辐射(TID)效应严重影响采用商用CMOS工艺的SRAM的可靠性和寿命。针对SRAM,设计了四种TID加固的存储单元,分析对比了四个加固单元对TID,单粒子闩锁、单粒子翻转三种SRAM中常见辐射效应的抵御水平以及加固单元的面积和速度。加固SRAM单元的抗TID水平得到极大提高,同时,抗单粒子效应水平、面积、速度也达到一定的要求。这些单元可用于实现基于商用CMOS工艺并具有高抗辐射性能的SRAM。

基于RHBD技术的深亚微米抗辐射SRAM电路的研究

研究了目前业内基于抗辐射加固设计(RHBD)技术的静态随机存储器(SRAM)抗辐射加固设计技术,着重探讨了电路级和系统级两种抗辐射加固方式。电路级抗辐射加固方式主要有在存储节点加电容电阻、引入耦合电容、多管存储单元三种抗辐射加固技术;系统级抗辐射加固方式分别是三态冗余(TMR)、一位纠错二位检错(SEC-DED)和二位纠错(DEC)三种纠错方式,并针对各自的优缺点进行分析。通过对相关产品参数的比较,得到采用这些抗辐射加固设计可以使静态随机存储器的软错误率达到1×10-12翻转数/位.天以上,且采用纠检错(EDAC)技术相比其他技术能更有效提高静态随机存储器的抗单粒子辐照性能。

MRAM的辐射效应分析及加固方法简述

回顾从首款商用磁随机存取存储器(MRAM)芯片面世以来国际上对MRAM芯片辐射效应的研究;总结MRAM总剂量电离效应和单粒子效应辐照试验研究结果,以及辐射效应导致MRAM读写错误的物理机制;分析辐射效应对磁性隧道结结构和性能的影响,并指出MRAM应当针对外围电路、存储单元晶体管和磁性隧道结等处不同类型辐射效应进行对应的抗辐射加固;最后从材料和工艺方面简要介绍MRAM加固方法。

单粒子效应辐射模拟实验研究进展

应用质子直线加速器进行了静态随机存取存储器(SRAM)的单粒子效应模拟实验研究。采用金箔散射法降低质子束流,研制了弱流质子束测量系统,测量散射后的质子束流,实验测得SRAM质子单粒子翻转截面为10-14cm2/bit量级。利用重离子加速器和锎源进行了SRAM的单粒子效应实验。研究其单粒子翻转截面与重离子线性能量传输(LET)值的关系,得到了单粒子翻转阈值和饱和截面。实验表明252Cf源单粒子翻转截面与串列加速器的重离子单粒子翻转截面一致,说明对于SRAM,可以用252Cf源替代重离子加速器测量单粒子翻转饱和截面。与中国原子能研究院、东北微电子研究所合作开展了国内首次重离子微束单粒子效应实验。建立了大规模集成电路重离子微束单粒子效应实验方法,找到了国产SRAM的单粒子翻转敏感区。应用14MeV强流中子发生器进行了SRAM单粒子效应实验,测得了64K位至4M位SRAM器件14MeV中子单粒子翻转截面。用α源进行SRAM单粒子效应辐照实验,模拟封装材料中的232Th和238U杂质发射出的α粒子导致的单粒子翻转。测量α粒子射入SRAM导致的单粒子翻转错误数,计算单粒子翻转截面和失效率,比较三种器件的抗单粒子翻转能力,为器件的选型提供依据。并开展了路由器的α粒子辐照实验,复演了路由器在自然环境中的出错情况,为路由器的设计改进提供了依据。

静态随机存储器单粒子效应的角度影响研究

利用兰州重离子加速器加速的高能离子研究了入射角度对IDT712 5 6的单粒子翻转截面和多位翻转比例的影响 .研究表明 :在大角度掠射轰击下单粒子翻转截面的增大包括了多位翻转的贡献 ;离子在器件敏感层中沉积的能量及其横向分布是影响多位翻转的两个重要参数 ,IDT712 5