带有并行分支的级连网格空时码研究

系统研究了带有并行分支的级连网格空时码,提出通过减少网格空时码状态数,来降低串行级连空时编码系统编译码复杂度的方案.给出级连空时码的设计方法,包括带有并行分支的网格空时码的设计以及对应外码的和交织器的选择.利用联合界的概念,分析其在准静态衰落信道下的性能.仿真显示,带有并行分支的级连网格空时码,不仅可有效地降低系统编译码复杂度,同时还具有较好的抗衰落性能.

一种新的网格空时码

本文分析了空时码在平坦准静态衰落信道下的性能,指出分集增益和编码增益并不能准确衡量空时码的性能,提出一种设计网格空时码的新思路,即通过牺牲部分分集增益来降低调制阶数以提高系统性能。依据这一思想,本文给出一种传输速率为3bits/s/Hz,4-PSK调制,8状态的新的非满秩网格空时码。仿真结果表明,这种码虽然没有获得最大分集增益,但相比同速率的满秩网格空时码性能更好,实现更简单。