期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
一种低功耗的高性能四路组相联CMOS高速缓冲存储器(英文)
被引量:
1
1
作者
孙慧
李文宏
章倩苓
《Journal of Semiconductors》
EI
CAS
CSCD
北大核心
2004年第4期366-371,共6页
采用 0 .1 8μm/ 1 .8V1 P6 M数字 CMOS工艺设计并实现了一种用于高性能 32位 RISC微处理器的 6 4 kb四路组相联片上高速缓冲存储器 (cache) .当采用串行访问方式时 ,该四路组相联 cache的功耗比采用传统并行访问方式在 cache命中时降低...
采用 0 .1 8μm/ 1 .8V1 P6 M数字 CMOS工艺设计并实现了一种用于高性能 32位 RISC微处理器的 6 4 kb四路组相联片上高速缓冲存储器 (cache) .当采用串行访问方式时 ,该四路组相联 cache的功耗比采用传统并行访问方式在 cache命中时降低 2 6 % ,在 cache失效时降低 35 % .该 cache的设计中还采用了高速电路模块如高速电流灵敏放大器和分裂式动态 tag比较器等来提高电路工作速度 .电路仿真结果显示 cache命中时从时钟输入到数据输出的延时为 2 .
展开更多
关键词
高速缓冲存储器
组相联
顺序访问方式
并行
访问
方式
电流灵敏放大器
比较器
下载PDF
职称材料
题名
一种低功耗的高性能四路组相联CMOS高速缓冲存储器(英文)
被引量:
1
1
作者
孙慧
李文宏
章倩苓
机构
复旦大学专用集成电路与系统国家重点实验室
出处
《Journal of Semiconductors》
EI
CAS
CSCD
北大核心
2004年第4期366-371,共6页
基金
国家高技术研究发展计划资助项目 (合同号 :2 0 0 2 AA1Z10 60 )~~
文摘
采用 0 .1 8μm/ 1 .8V1 P6 M数字 CMOS工艺设计并实现了一种用于高性能 32位 RISC微处理器的 6 4 kb四路组相联片上高速缓冲存储器 (cache) .当采用串行访问方式时 ,该四路组相联 cache的功耗比采用传统并行访问方式在 cache命中时降低 2 6 % ,在 cache失效时降低 35 % .该 cache的设计中还采用了高速电路模块如高速电流灵敏放大器和分裂式动态 tag比较器等来提高电路工作速度 .电路仿真结果显示 cache命中时从时钟输入到数据输出的延时为 2 .
关键词
高速缓冲存储器
组相联
顺序访问方式
并行
访问
方式
电流灵敏放大器
比较器
Keywords
cache
set-associative
sequential access
parallel access
current-mode sense amplifier
comparator
分类号
TP333 [自动化与计算机技术—计算机系统结构]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
一种低功耗的高性能四路组相联CMOS高速缓冲存储器(英文)
孙慧
李文宏
章倩苓
《Journal of Semiconductors》
EI
CAS
CSCD
北大核心
2004
1
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部