直接序列扩频信号快速捕获

提出一种新的基于频域并行搜捕法的改进型快捕电路结构.该结构利用设计复用技术实现FFT单元和IFFT单元的复用;通过软件计算本地伪码FFT,并将其结果存储在ROM中,使硬件规模大幅减少;采用并行设计提高系统的运算速度;采用块浮点算法提高动态范围和运算精度.整个快捕电路由一块FPGA XC 2V 3000-5实现,工作时钟为29 ns,精度为1/4码片情况下,伪码捕获仅需4.145 m s.仿真和测试结果验证了设计的正确性.