基于FPGA的高速高阶FIR滤波器的频域改进方法

为了提高现场可编程门阵列(FPGA)设计的超高阶有限单位冲击响应(FIR)滤波器对数据进行实时处理,提出了一种改进的频域设计FIR滤波器方法。针对频域处理卷积运算时,由于补零耗时造成数据无法实时处理这一问题进行了改进。首先将长序列分成固定长度的子序列,将原来利用一个(快速傅里叶变换)FFT IP处理子序列的常规方案改为利用两个FFT IP进行运算,通过控制子序列输入两个FFT IP的时间差,便可以利用重叠相加法的原理,将子序列卷积之后的结果直接相加,便可得到卷积结果,从而达到信号实时处理的目的。实例仿真计算表明,提供的频域实现方法不仅能降低FPGA资源消耗,还能够消除现有技术中的补零延迟现象,提高了处理速度。