基于FPGA和DDS的频率步进信号源的设计与实现

本文基于FPGA和DDS技术设计实现了一种频率步进信号源系统。系统是通过编写硬件描述语言Verilog,以QuartusⅡ软件为工具以FPGA为载体完成对DDS在波形频率、跳跃间隔、起始频率、终止频率等方面的控制和调节。该系统可以产生10-50MHz的频率步进信号,步进频率可调节,输出的信号具有频谱纯度高、频率分辨率高和频率转换速度快等优点,该系统可以广泛应用于通信、雷达等领域。