高介电栅介质材料研究进展

传统的栅介质材料SiO_2不能满足CMOS晶体管尺度进一步缩小的要求,因此高介电栅介质材料在近几年得到了广泛的研究,进展迅速.本文综述了国内外对高介电材料的研究成果,并结合作者的工作介绍了高介电栅介质在晶化温度、低介电界面层、介电击穿和金属栅电极等方面的最新研究进展.

高介电栅介质ZrO_2薄膜的物理电学性能

采用脉冲激光沉积方法在Si衬底上沉积了ZrO2栅介质薄膜,X射线衍射分析表明该薄膜经过450℃退火后低介电界面层得到抑制,仍然保持非晶状态;电学测试显示10 nm厚ZrO2薄膜的等效厚度为3.15 nm,介电常数12.38,满足新型高介电栅介质的要求,在-1 V偏压下Al/ZrO2/Si/Al电容器的漏电流密度为1.1×10-4A/cm2.

高介电栅介质材料HfO_2掺杂后的物理电学特性(英文)

采用激光分子束外延法(LMBE)在p型Si(100)衬底上沉积了(HfO2)x(Al2O3)y(NiO)1-x-y栅介质薄膜,研究了其热稳定性以及阻挡氧扩散的能力。X射线衍射表明在HfO2中掺入Ni和Al元素明显提高了其结晶温度。原子力显微镜测试显示:在N2中退火后薄膜表面是原子级平滑连续的,没有发现针孔。900℃N2中退火后的薄膜在高分辨透射电镜下没有发现硅酸盐界面层。实验结果表明在氧化物薄膜与硅衬底之间引入Ni-Al-O置入层能够防止硅酸盐低介电界面层的生成,这有利于MOS晶体管的进一步尺度缩小。