一种带阻抗补偿的低功耗低压差线性稳压器

为了解决典型低压差线性稳压器(LDO)在全负载范围内的稳定性问题,采用了低阻抗设计的缓冲器来驱动调整管,即采用动态分流反馈偏置技术来降低缓冲器的输出电阻,以将调整管栅极处的极点推向更高的频率范围且不消耗大电流。完成了一款在全负载范围内有足够相位裕度的低功耗LDO的设计,并采用HHNEC 0.18μm CMOS工艺实现版图设计,芯片的尺寸为150μm×120μm,输出电压为1.8 V,空载静态电流为5μA,额定电流为20 mA。与普通的LDO相比,本款LDO具有更高的相位裕度和更好的瞬态特性,在全负载范围内相位裕度的最小值大于65°,负载调整率小于2%。

高精度低噪声的低压差线性稳压器设计

为提高电子产品供电性能,设计了一款具有高电源抑制比(PSRR)、超低静态电流、宽输入电压范围的低压差(LDO)线性稳压器。该电路采用预调节和噪声抵消技术,利用Cadence工具SMIC 0.35μm CMOS工艺,完成了整体电路的设计与仿真,并进行了流片。仿真结果显示,LDO线性稳压器输出线性调整率为0.05%/V,负载调整率为5.5%,温度系数为1.8×10^-5/℃;10 GHz带宽以内的电源抑制比在低频下能达到98 dB,静态电流最高仅为32μA。测试结果表明,芯片可以在3.3~40 V电源电压下正常工作,输出电压为3.3或5 V,最大负载电流为150 mA,可应用于USB和便携电子产品等多种设备。

一款简洁高效的低压差线性(LDO)稳压器

LDO最大特点是低压差线性稳压，由于这个特点被广泛应用于诸如手机、MP4、PDA、等便携电子设备中，最近笔者采用一种标准的电路配置（用一种双极型的NPN），成功制作成一个低压差线性稳压器（LDO），在这个电路里使用了薄型的、耗尽型的场效应管（MOSFET）来实现低压差线性稳压器的主要功能。它能做到从现有的纹波很大的5V电压中分离出近纹波很小的接近的5V电压低压差稳压），且保证相当高的输出对输入纹波抑制能力。（还有一种办法是先升压，然后使用一个线性稳压器来逐步下调。）

一种集成于BUCK芯片的5V低压差线性稳压器

基于BCD工艺设计了一种12 V输入5 V输出的带有片外电容的低压差线性稳压器(Low Dropout Regulator,LDO)电路,该电路主要应用于降压拓扑(BUCK)系统中,给内部模拟电路供电。该LDO使用N型场效应晶体管(NMOS)做输出管,使用密勒补偿,同时还带有温度系数调整功能。使用仿真软件进行仿真验证,仿真结果表明在100 mA负载条件下,电路具有87°的相位裕度,温度系数为2×10^(-6)/℃左右。

一种含动态缓冲器的宽电源范围低压差线性稳压器

本文提出了一种带有动态缓冲器的宽电源范围低压差线性稳压器(LDO)。该LDO使用0.18μm BCD工艺成功流片并测试,总面积为850μm×1090μm。耐高压的LDMOS用于承受每条路径上的大部分电压,以满足宽电源范围的要求。缓冲器中使用动态电流偏置来降低其输出电阻,从而将传输器件栅极处的极点推至高频,并且不会耗散大的静态电流。本文的LDO在空载情况下消耗16μA静态电流,能在5.5V-40V的宽电源范围内正常工作,典型输出电压为5V,并且在5.5V供电,低压差的情况下能提供70mA负载电流。

一种超低静态电流LDO线性稳压器的设计

为了延长便携式、可穿戴医疗设备的待机时间,设计了一种具有超低静态电流的低压差(LDO)线性稳压器。采用误差放大器与基准电路相结合的结构,在降低静态电流的同时减小芯片面积;其次,利用负载检测模块,降低了空载及轻载时过温保护和过流保护等模块的静态电流。采用自适应偏置电流技术来动态调整稳压环路各支路的工作电流以及零点频率补偿方式,解决了静态功耗与瞬态响应和环路带宽间的矛盾。该LDO线性稳压器采用0.35μm CMOS工艺进行流片加工,测试结果表明,该LDO线性稳压器静态电流为700 nA,最大负载电流为150 mA,轻载与满载跳变时上过冲电压为63 mV,下过冲电压为55 mV。

IO-Link收发器包含集成的降压型稳压器和LDO

近日，凌力尔特公司（ Linear Technology Corporati on ）推出可兼容 IO-Link PHY （ COM1/COM2/COM3）的工业收发器LT3669，该器件包含一个高效率降压型稳压器和一个低压差线性稳压器。 LT3669提供高达±60 V 的电缆接口保护。该器件还包含唤醒检测功能以及可编程上电复位定时器，以提供系统可靠性。 LT3669/-2在7.5 V^40 V 的输入电压范围内工作，非常适合工业传感器应用。LT3669的内部开关稳压器可提供高达100 mA 的负载电流，而 LT3669/-2提供高达300 mA 电流。两种版本都可在0.8 V^16 V 的输出电压范围内提供高效率。集成的 LDO 由开关输出供电，提供一个额外输出以实现更大的设计灵活性，并同时保持高效率。两种版本都以恒定频率/可同步模式工作，具有250 kHz^2.2 MHz 的可编程开关频率。

Catalyst推出两款扩展型LDO稳压器CAT6217和CAT6218

模拟、混合信号器件及非挥发性内存厂商Catalyst半导体公司今天宣布其低压差fLDO）稳压器产品线新增两款产品。CAT6217和CAT6218是分别能提供150mA和300mA输出电流的低压差稳压器，厚度仅为1mm，采用小型5引脚SOT23封装。

Analogic Tech推出电池充电器、降压型转换器和线性稳压器三合一方案

AnalogicTech推出了业界第一款在一个超小型的3mm×4mm封装内集成了一个500mA电池充电器、250mA降压型转换器和300mA低压差（LD0）线性稳压器的功率管理芯片AAT2554。

基于高压摆率误差放大器和摆率增强电路的无片外电容LDO

基于0.35μm CMOS工艺设计了一款无片外电容低压差线性稳压器(cap-free LDO),通过误差放大器组成的环路控制稳态误差,通过摆率增强电路构成的环路改善瞬态响应。该LDO输出电压为1.72V,压差80mV,最大输出电流50mA。测试结果显示:负载电流(IL)在0.5μs内瞬变50mA时,俯冲电压和过冲电压均为80mV左右,重回稳态的时间均小于1.5μs。

一种低功耗高稳定性的LDO设计

基于Nuvoton 0.35μm CMOS工艺,设计了一种低功耗、高稳定性、高瞬态响应的无片外电容低压差线性稳压器(LDO)。误差放大器为交叉耦合结构,通过调节耦合对的比例可在低电流下获得相对大带宽和高增益,从而保证系统稳定性。电路基于自适应偏置结构,动态跟随负载电流变化,为前级误差放大器提供偏置电流,提高环路带宽进而提高LDO的瞬态响应。仿真结果表明,LDO的输入范围为1.3~3.3 V,输出电压稳定在1.2 V,压差仅为100 mV;全负载范围内相位裕度(PM)最差为64.4°;负载电流在0.1μA~20 mA跳变时,欠冲电压为71.52 mV、恢复时间为526 ns,过冲电压为90.217 mV、恢复时间为568 ns,最小静态电流为5.17μA。

车规级LIN总线中55V摆率增强型LDO

针对传统车载芯片中高压型低压差线性稳压器(LDO)的负载电流小、电源抑制比低、瞬态响应差等问题,提出了一种增强型高压LDO,通过一种新型高压预调制电路,提高了高压LDO的电源抑制比;通过一种新型摆率增强电路,改善了高压LDO的瞬态响应。电路基于BCD-120 V CMOS工艺完成建模,仿真结果显示,电压可调范围为5.5~55 V,输出5 V;负载电流为800 mA;低频电源抑制比为96 dB;1μs内负载电流从1 mA跳变到800 mA时,输出端最大上冲电压为26.6 mV,响应时间为8μs;下冲电压为45.4 mV,响应时间为7μs,满足车规级局域互联网(LIN)总线中高压LDO的性能要求。

一种用于低噪声LDO的动态零点补偿技术

为提高低压差线性稳压器(Low-DropOut Linear Regulator,LDO)的稳定性并降低前馈电路所产生的噪声,提出了一种生成自适应补偿零点的低噪声前馈电路。该前馈电路通过镜像调整管的负载电流,通过低值反馈电阻形成高增益反馈信号,与LDO输出电压经反馈网络传递给反馈端的信号耦合形成由负载电容、负载电流控制的可控零点,可有效提高LDO电路整体的稳定性。此外,电路内部加入了产生动态极点的自适应电流补偿电路以保证次极点不会对环路的相位裕度产生影响。基于0.18μm BCD工艺设计,该电路在0~800 mA的宽负载范围、5 V输入3.3 V输出下相位裕度均高于48°,适用负载电容范围≥1μF,同时该LDO在10~100 kHz的频率范围内输出噪声仅为5.0617μVrms。

一种高性能、高PSR的LDO设计

研究分析了传统低压差线性稳压器(low dropout regulator,LDO)的结构、电源纹波对输出端的影响。针对传统LDO相位裕度不够,电源电压抑制(power supply rejection,PSR)效果下降的情况,采用0.35μm标准互补金属氧化物半导体(complementary metal-oxide-semiconductor,CMOS)工艺设计了一款高性能、高PSR的LDO,在较宽的负载电流范围内有较好的相位裕度与电源抑制。仿真结果表明,负载电流为5 mA时的低频PSR为-49 dB,负载电流为75 mA时的低频PSR可达-79 dB;系统在负载电流范围为5~75 mA内均能正常工作,且该范围内的相位裕度均超过55°。

负线性稳压器在1 MHz下具有0.8μV RMS噪声和74 dB电源抑制比

低压差(LDO)线性稳压器广泛应用于噪声敏感型应用已有数十年了。然而,随着最新的精密传感器、高速和高分辨率数据转换器(ADC和DAC)以及频率合成器(PLL/VCO)不断向传统的LDO稳压器提出挑战,以产生超低输出噪声和超高电源纹波抑制(PSRR),噪声要求变得越来越难以满足。例如,在为传感器供电时,电源噪声会直接影响测量结果的准确性。开关稳压器通常用于配电系统.

无电容型LDO的研究现状与进展

无电容型低压差线性稳压器(LDO)除具有低噪声和高精度的特点外,还具有便于SoC系统集成和低应用成本的优点。与传统LDO相比,无电容型LDO无法利用输出电容的ESR补偿零点,也无法使输出电容在负载电流瞬态变化时为其提供充放电电流,从而在稳定性和瞬态特性上遇到巨大挑战。分析讨论了无电容型LDO的设计挑战;回顾了无电容型LDO在提高稳定性和改善瞬态特性上的最新研究成果。

基于阻尼系数控制频率补偿的无电容型LDO设计

基于级间密勒补偿技术,产生一个低频主极点,并通过阻尼系数控制(DFC)单元调节两个次主极点略高于单位增益频率(UGF),使得无电容型LDO开环传递函数中在UGF内只有一个极点,从而保证环路稳定性,同时又优化了系统的动态响应.基于该结构,采用HHNEC0.25μm CMOS工艺,设计了一个1.8V100mA的适合SoC应用的无电容型LDO.其电压降为50mV,在50μA到100mA的负载电流范围内,开环传递函数相位裕度高于55度,瞬态电压过冲值低于140mV,负载电流在最大值与最小值之间阶跃变化时,最大恢复时间为3μs,系统静态电流为40μA.