基于耦合式电平位移结构的高压集成电路

设计并实现一种耦合式C型(coupled)高压电平位移结构,避免常用S型结构中LDMOS漏极高压互连线(HVI)跨过器件源侧及高压结终端时的两处高场区,以直接耦合式实现了高压电平位移和高低压隔离,且减小了芯片面积.借助Pwell,Nepi,P-sub所形成的JFET效应增加C型结构中隔离电阻;引入金属场板MFP,防止LD-MOS的栅、漏与高压结终端多晶场板短接.利用作者开发的高压SPSM CD工艺,成功研制出基于C型电平位移结构的1000V三相功率MOS栅驱动集成电路.结果表明,C型电平位移结构的最高耐压为1040V,较常用S型结构提高了62.5%,所研制的1000V电路可满足AC220V,AC380V高压领域的需要.

一种适用于高压集成电路的新型LDMOS器件

高压集成电路是将高压器件和低压控制电路集成在同一芯片上的集成电路,高压集成电路的研究与发展,主要是高压器件、高压集成电路工艺以及设计技术的发展。文章提出了一种适用于高压集成电路的新型LDMOS器件,并对该器件结构进行了耐压分析,给出了该器件的击穿特性、等势线和电流线等模拟曲线。对不同参数模拟的曲线进行了分析和比较。结果表明,该结构具有比较高的击穿电压,并且工艺简单,受工艺参数波动的影响较小,不失为一种提高集成电路耐压的新途径。

超高压集成电路中的闩锁效应与仿真

研究超高压集成电路中的寄生闩锁效应问题。针对采用外延技术的BCD工艺,给出外延层材料电阻率、工艺和结构参数变化与寄生闩锁结构触发阈值之间的数量关系,并在分析研究的基础上,给出一种高触发耐量的合理设计方案。经仿真实验,证明了该方案的可行性。

抗辐射高压集成电路技术现状与发展

高压集成电路是电能转换和控制的核心芯片.在星链计划为代表的新一代航天技术推动下,航天装备朝着小型轻量化、动力电气化快速发展,对抗辐射高压集成电路提出极大需求.相比大规模数字电路,高压集成电路面临高场与辐射协同效应,对性能影响严重且机理复杂.本文总结了高压集成电路辐射效应研究现状,围绕总剂量与单粒子效应,对高压集成器件与模拟集成电路的辐射影响、机理以及加固技术展开了介绍与总结.

半桥驱动用的高可靠性1200V高压集成电路(1200V HVIC)

本文提出了一种新的用于半桥应用的高可靠性1200V高压集成电路(1200VHVIC)。它适合于驱动工业级逆变器系统中的功率MOSFET/IGBT模块。该电路引脚配置和功能与之前的1200V HVIC相互兼容,且利用新的工艺和保护电路实现了高速降噪,并具有高可靠性。

200V MOS高压集成电路的研制

本文报道研制成功的一种开漏工作的200V MOS高压集成电路,并对高压NMOSFET的器件结构及N^-漂移区注入剂量进行了优化。该电路可用于自动控制的转换接口及平板显示驱动。工艺与常规低压N阱CMOS工艺兼客。

高压集成电路中高压功率MOSFET的设计

本文提出了一种BCD工艺下实现的高耐压LDPMOS和VDNMOS功率器件互补结构,其优点是高低压兼容性好、耐压高、易集成。MEDICI模拟结果表明击穿电压可达200V,可应用于PDP高压驱动等高压集成电路。

高压集成电路工艺在等离子显示驱动中的应用分析

我们主要对高压集成电路工艺在等离子显示驱动中的应用进行具体的分析，讨论高压集成电路的工艺特性，对离子显示板中显示驱动的主要工作原理和内部结构进行研究，提出一种新型的BCD工艺，主要采用了新型的薄栅氧HV-nVDMOS和氧作厚栅HV-pMOS器件，这是一种扫描驱动集成电路，能减少传统工艺中的三个光刻版、一次氧化工艺、两次注入等，大大减轻了生产成本的预算，提高了经济效益，通过实验测试表明，HV-pMOS和HV-nVDMOS管的耐压性都在165V以上，完全符合系统设计的标准范围和数据要求。数据显示，当电源电压在负载200pF、90V时，PDP扫描驱动中芯片的下滑和上升之间的时间分别为30和165ns，这也进一步证实了芯片的驱动电流能力比较强大。

一种高压集成电路工艺的抗辐射加固

承接了一项对AT&T公司现有的功率集成电路工艺(BCDMOS)从总剂量、γ剂量率、SEU和中子四方面进行核加固的研究课题。研究工作的重点是加固和优化我们的CMOS、DMOS和npn器件。初步的结果表明,抗核强度比我们原有的商品化产品工艺大大提高。

美国国际整流器公司（IR）推出带有多种保护功能的新款600V高压集成电路

国际整流器公司（International Rectifier，简称IR）日前推出一系列新一代600V高压集成电路（HVIC）。这个600V单通道栅极驱动器系列IRS212x适用于低、中和高压马达控制应用以及不同电路拓扑．包括三相转换器、H-桥，和其它采用MOS栅极功率组件的拓扑。

IR新款600V高压集成电路

国际整流器公司（International Rectifier，简称IR）推出一系列新一代600V高压集成电路（HVIC）。这个600V单通道栅极驱动器系列IRS212x适用于低、中和高压马达控制应用以及不同电路拓扑，包括三相转换器、H-桥和其它采用MOS栅极功率组件的拓扑。

意法半导体（ST）谐振半桥拓扑专用高压集成电路

意法半导体推出专门为串联谐振半桥拓扑设计的双终接控制器芯片。新的L6599新增多种功能，如直接连接功率因数校正器（PFC）的专用输出、两级过流保护（OCP）、自锁禁止输入、轻负载突发模式操作和一个上电／断电顺序或欠压保护输入。新产品工作在50％互补性占空比下，插入一个固定的死区时间，以确保软开关操作。支持高频开关（最高500kHz），能效高，电磁干扰（EMI）辐射低。为了采用自举方法驱动上桥臂开关，新产品整合了一个能够承受600V以上电压的高压浮动结构和一个同步驱动式高压横向双扩散金属氧化物半导体（LDMOS）器件，节省了一个外部快速恢复自举二极管。L6599为两个栅驱动器提供一个源出电流0．6A和灌入电流1．2A的典型峰值电流处理能力，

谐振半桥拓扑专用高压集成电路

整合了高压浮动结构和LDMOS器件 L6599是一个专门为串联谐振半桥拓扑设计的双终接控制器芯片，工作在50％互补性占空比下，插入一个固定的死区时间，以确保软开关操作；支持高频开关（最高500kHz）、能效高、电磁干扰辐射低；整合了一个能够承受600V的高压浮动结构和一个LDMOS器件。

一种通过1200伏高压集成电路(1200V HVIC)驱动的1200伏传递模塑的整流—逆变—闸流模块(CIB)

传递模塑制造技术被成功应用到600伏范围的集成功率模块(IPM)已经有五年之久。对内部模块结构的进一步改进,例如引线架和散热片的优化以及由于IGBT芯片制造技术的重大改善使载流子存储栅双极晶体管(CSTBT)实用化,这些改进为低成本,高可靠性和热稳定性好的功率模块生产提供可能。最近600伏DIP IPMs的功率已经能达到3.7KW。本文将传递模塑技术进一步扩展,将其用于额定电流从10A到25A的1200V CIB模块,该模块通过1200伏HVIC来驱动和保护。这篇文章将详细介绍DIP CIB模块的特征和专用1200伏HVIC的功能。对于一个功率为3.7KW的完整逆变器包括三输入整流器,闸流断路器和三输入逆变器以及对基板温度敏感的NTC,所有这些部件通过传递模塑技术被精密封装,可达到UL和IEC所要求的最小爬电和电气间隙。

一种用于高压集成电路的基准电压源设计

本文基于LDO的设计思想,设计了一款用于高压集成电路的LDO架构式的基准电路,使其具有宽输入范围的特性。同时,对于该基准电路,文中提出了两种补偿方式,通过增加前馈通路的补偿方式可以使得系统的带宽大大地拓展,从而减小基准电路的启动时间(小于5μs)。另外,在该基准电路的基础上增加了上电复位电路,从而提高系统可靠性。最后基于CSMC 0.5μm 600V BCD工艺对设计进行仿真验证。

高性能、低成本的IR高压集成电路

为响应市场要求,降低高性能控制技术成本,寻求具成本效益的电机驱动系统的设计方案,设计人员正努力寻求小巧、耐用、电磁兼容性低的元件。高压集成电路(HVICs)即是这类高性能元件之一,该电路具有众多优异的特性,如保护性栅驱动、直流总线的软启动充电、电机相电流的线性传感等。

脱线功率变换应用的高压集成电路

本文讨论脱线功率变换面临的特殊情况,对适于高、低压灯源电子镇流、脱线开关电源和其中应用的功率变换高压集成电路作了简要说明。

高压BCD集成电路中高压功率器件的设计研究

高压功率集成电路的设计与制造因其具有的高技术难度而极具挑战性。所谓高压功率集成电路 (HV-PIC) ,是指将需承受高电压 (需达数百伏 )的特定功率晶体管和其它低压的控制电路部分兼容 ,制作在同一块 IC芯片上。文中以器件模拟软件 Medici为工具 ,用计算机仿真的方法 ,研究了高压 BCD电路中高压功率器件的设计问题 ,其中包括器件结构、掺杂浓度、结深等主要参数及其它一些技术因素对器件耐压的影响 ,并给出了相应物理意义上的分析。根据这一设计 ,在国内进行了一块高压功率 BCD集成电路的试制 ,经测试 ,耐压超过 660伏 ,输出功率 40 W,且电路的其它器件参数达到设计值 ,IC电路整体功能正常 。

高压功率集成电路中LDMOS的设计研究

高压功率集成电路 ( HVPIC) ,是指将需要承受高电压 (达数百伏 )的特定功率晶体管和其它低压的控制电路部分兼容 ,制作在同一块 IC芯片上。本文以器件模拟软件 MEDICI为工具 ,用计算机仿真的方法 ,研究了一种适用于高压功率集成电路的单晶结构的 LDMOS的设计问题 ,其中包括器件的 N阱掺杂浓度、衬底浓度、P反型层浓度和结深等主要参数对击穿电压的影响 ,重点分析了 N阱中 P型反型层与漏极 N+ 区距离 Lp 对器件耐压的影响 ,并分析了相应的物理意义。仿真结果表明 ,Lp 对器件耐压有明显的影响。通过优化设计对应于各个参数器件的击穿电压变高 ,并且受工艺参数波动影响较小 。