基于表面电势的高压LDMOS晶体管直流模型改进

针对标准MOSFET的BSIM3和PSP模型在高压LDMOS建模上的不足,提出了基于PSP表面电势方程的改进高压LDMOS晶体管I-V模型。在研究过程中,使用Agilent系列直流测试设备及ICCAP参数提取软件和ADS仿真器对高压LDMOS晶体管进行数据采集及参数提取。在开放的PSP模型Verilog-A代码基础上完成改进代码的实现。最终的结果表明,采用改进后的模型,仿真曲线与测量的I-V曲线十分吻合,该模型大大提高了PSPI-V模型模拟高压LDMOS晶体管时的精确度,对于实用高压集成电路的设计和仿真有着重要意义。

高温、高压LDMOS导通电阻的特性

本文提出了高温、高压LDMOS的等效电路 ,讨论了LDMOS泄漏电流及其本征参数在高温下随温度变化的规律。根据分析 ,漏pn结的反向泄漏电流决定了LDMOS的高温极限温度 ,导通电阻与温度的关系为Ron∝ (TT1 ) y(y=1 .5～ 2 .5 )。

高压LDMOS导通电阻的高温特性分析

本文提出了高压LDMOS的高温等效电路 ,讨论了LDMOS泄漏电流及本征参数在 2 5℃～ 30 0℃范围内随温度变化规律 .根据本文分析 :源漏pn结的反向泄漏电流决定了LDMOS的高温极限温度 ;导通电阻与温度的关系是 (T/T1) y(y为 1 5～ 2 5 ) .

600伏高压LDMOS的实现

综合利用RESURF技术、内场限环技术及双层浮空场板技术,充分降低高压LDMOS的表面电场,使用常规低压工艺,最终实现600伏高压LDMOS。本文介绍了此高压LDMOS的设计方法、器件结构、制造工艺和测试结果。

高压LDMOS导通电阻的高温特性

这篇文章提出了高压LDMOS的高温等效电路,并在此基础上讨论了LDMOS泄漏电流及其本征参数在25℃-300℃范围内随温度变化规律。根据本文分析,漏pn结的反向泄漏电流决定了LD-MOS的高温及限温度,导通电阻与温度的关系是(T)Z(Z=1.5～2.5)。

SOI高压LDMOS单粒子烧毁效应机理及脉冲激光模拟研究

SOI (Silicon-On-Insulator)高压LDMOS (Lateral Double Diffusion Metal Oxide Semiconductor)作为高压集成电路的核心器件,广泛应用于模拟开关、栅驱动及电源管理电路中。通过TCAD仿真软件,开展SOI高压LDMOS器件的单粒子敏感点及器件烧毁机理研究。器件在重离子的影响下产生大量的离化电荷,并在电场作用下发生漂移运动,从而诱发寄生三极管开启,导致器件发生单粒子烧毁(Single Event Burnout,SEB)效应而失效。采取脉冲激光对SOI高压LDMOS器件的单粒子敏感点进行辐射试验,试验结果表明脉冲激光能量为2 n J时,SOI高压LDMOS器件未发生SEB效应,验证了脉冲激光模拟试验评估SOI LDMOS器件抗SEB能力的可行性。

高压LDMOS晶体管宏模型及栅电荷建模方法

针对标准MOSFET的BSIM4模型在高压LDMOS建模及已有LDMOS紧凑模型的不足,提出一种LDMOS宏模型。在本研究中,借助Spectre软件分别对宏模型与BSIM4器件模型进行仿真,并对2种LDMOS器件模型下的CV结果进行对比,验证了宏模型对LDMOS器件模拟的准确性。最后,提出利用栅电荷曲线来进一步修正模型参数的新方法,并通过仿真获得更精确的LDMOS器件模型。该宏模型及栅电荷建模方法对于高压功率集成电路设计及仿真有重要意义。

新型抗总剂量辐照高压LDMOS结构

通过分析低压MOS中存在的漏电路径,针对高压LDMOS面积大,最小宽长比有限制的特点,提出了一种更加适用于高压LDMOS的新型抗总剂量辐照结构。器件仿真结果显示,新结构在实现500 krad(Si)的抗辐照能力,并且新结构不会增加面积消耗,与现有工艺完全兼容。

超薄层SOI高压LVD LDMOS耐压模型及特性研究

针对超薄层高压SOI线性变掺杂(Linear Varied Doping,LVD)LDMOS器件,进行了耐压模型和特性的研究。通过解泊松方程,得到超薄高压SOI LVD LDMOS的RESURF判据,有助于器件耐压和比导通电阻的设计与优化。通过对漂移区长度、厚度和剂量,以及n型缓冲层仿真优化,使器件耐压与比导通电阻的矛盾关系得到良好的改善。实验表明,超薄层高压SOI LVD LDMOS的耐压达到644V,比导通电阻为24.1Ω·mm2,击穿时埋氧层电场超过200V/cm。

包含负阻效应的高压LDMOS子电路模型

高压MOS器件具有复杂和特殊的结构,存在自热效应与沟道长度调制效应.这些效应使饱和区电流会随电压的增加而减小,即存在负阻效应.为有效表征这一特性,使用标准器件建立子电路模型,通过合适的器件选择和参数设置来模拟负阻效应.同时,根据不同沟道区域的饱和原理,采用不同的模型与参数进行模拟,使子电路适用于不同栅压和漏压.子电路具有精确的模拟性能,在电路模拟中,可以作为一个黑匣子直接调用,克服传统BSIM3模型模拟上的不足.

关键工艺参数对高压SOI LDMOS击穿特性的影响研究

本文基于顶层硅膜厚度为3μm的SOI衬底,设计了一种超薄硅层线性变掺杂漂移区结构的LDMOS晶体管,通过优化漂移区的工艺参数,显著改善了器件的表面电场分布,降低了漂移区两端的电场峰值,提高了横向耐压能力;通过形成超薄硅层漂移区提高了埋氧层处SiO_(2)与Si的临界击穿场强比,提升了器件的纵向耐压能力.采用分区掺杂的方式一次注入后高温扩散以形成漂移区线性分布,简化了工艺流程,对漂移区注入窗口进行了优化设计,实现了较好的漂移区浓度线性分布,通过先刻蚀再氧化的方式对漂移区进行减薄,降低了工艺要求.本文围绕关键工艺参数对器件击穿特性的影响进行了理论与仿真研究,对影响器件击穿电压的关键工艺参数进行了分析讨论,通过TCAD软件对器件工艺流程及特性参数进行了仿真分析,获得了优化的工艺条件.与同类高压器件相比,采用本文工艺结构的器件具有1036 V的高击穿电压,阈值电压为1.3 V,比导通电阻为291.9 mΩ·cm^(2).本文提出的器件所采用的SOI硅层厚度为3μm,易于与纵向NPN、高压CMOS器件兼容,为SOI高压BCD工艺集成的研究提供了参考.

高压功率LDMOS阈值电压温度系数的分析

分析了高压LDMOS在-27℃至300℃温度范围内的温度特性,并给出了阈值电压温度系数的计算公式.根据计算结果,可以得到以下结论:高压LDMOS的阈值电压温度系数在相当宽的温区内是一常数;可用温度的线性表达式来计算阈值电压温度系数;薄栅氧化层和高沟道掺杂浓度可减小高压功率LDMOS的阈值电压温度系数.

有n埋层结构的1200V横向变掺杂双RESURF LDMOS研制

提出有n埋层的横向变掺杂双RESURF 新结构高压LDMOS器件.该结构器件与常规 LDMOS相比,采用了相对较薄的外延层,使之与标准 CMOS工艺的兼容性得到了改善.基于二维器件仿真软件 MEDICI分析了 n埋层的浓度、长度和 p-降场层的杂质浓度分布对器件耐压的影响,并进行了器件和工艺的优化设计.在国内工艺生产线成功地研制出1200V高压LDMOS,并已用于1200V功率集成电路中.

双n型深阱隔离式高压n型沟道LDMOS器件设计

为了进一步优化高压LDMOS器件的耐压和比导通电阻的关系,提出了一种新颖的隔离式双n型深阱高压n型沟道LDMOS器件结构。采用独特的双n型深阱结构工艺替代传统结构工艺中的单n型深阱,解决了垂直方向上的pnp(p型阱-DNW-p型衬底)穿通问题和横向漏端扩展区的耐压与比导通电阻的优化问题的矛盾。器件仿真和硅晶圆测试数据显示,在0.35μm的工艺平台上,采用新结构的器件在满足100 V的耐压下,比导通电阻达到122 mΩ·mm2。同时,非埋层工艺使成本大幅下降。

500V耗尽型NLDMOS器件研究

基于一款LED驱动芯片中耗尽型高压NLDMOS器件的参数要求,提出一种耗尽型高压NLDMOS的器件结构和参数设计优化方法。分析了沟道注入工艺对器件阈值电压和表面电场分布的影响,综合利用RESURF技术和线性漂移区技术,改善耗尽型NLDMOS的表面电场分布,从而提高了器件的击穿电压。在漂移区长度L≤50μm下,器件击穿电压达到600 V以上,可以应用于LED驱动芯片整流器电路等各种高压功率集成电路。

基于超薄外延技术的双扩散新型D-RESURF LDMOS设计

文中针对高压节能应用领域,开发了一种基于超薄外延技术的双扩散BCD兼容工艺,实现了一种新型D-RESURF结构的700V LDMOS设计。结构中N型外延的厚度减小为4.5μm,漂移区长度缩减至70μm,使得芯片面积和制造成本大幅减小。并通过仿真设计,优化了器件结构的表面电场分布,使反向击穿电压达到700V的同时,使器件导通电阻降为33Ω·mm2。流片结果表明,功率管可以达到设计要求。

LDMOS器件ESD保护能力的一种优化结构

目前,高压工艺技术已经变得越来越成熟,其应用领域也越来越广泛。但是其ESD保护技术却一直受到狭窄的设计窗口,可靠性等问题困扰。如何在现有高压工艺平台上,设计出满足要求的保护器件一直是高压工艺的难题。从开发的难易度考虑,LDMOS是被广泛采用的器件。通过对利用LDMOS的寄生特性应用于ESD保护的机理进行分析,并指出其设计的难点和原因,针对性地提出优化方法,并以实例验证。

PDP显示驱动芯片的高速高低压接口电路的设计

从分析影响PDP显示驱动芯片中高低压接口电路的工作速度的几个方面出发,提出一个改进了的高速高低压接口电路,从电路结构上改善了驱动芯片的频率特性,进而为等离子显示的高分辨率大屏幕化提供了有利条件。通过Hspice模拟验证了改进结构的速度性能比传统结构提高了5%～10%。