高压工艺N阱电阻SPICE模型研究

文章对0.5μm/40V高压工艺中形成的N阱电阻的SPICE模型进行研究。因为高压电路的实际应用,N阱电阻的寄生效应不可忽略,所以精确反应其电学特性的SPICE模型也显得尤为重要。从N阱电阻的测量结果反映其IV曲线的非线性特性和结型栅场效应管JFET输出特性曲线具有相似性,并通过对高压阱电阻与JFET的结构分析认为可以采用JFET的电压电流关系来建立合理的数学模型反映高压阱电阻的这种非线性特性。因此在文中借用JFET的SPICE模型作为基础,用宏模型的方法为高压N阱电阻建立了一套精确的SPICE模型。此模型适用于各类仿真器,具有一定的通用性。

双n型深阱隔离式高压n型沟道LDMOS器件设计

为了进一步优化高压LDMOS器件的耐压和比导通电阻的关系,提出了一种新颖的隔离式双n型深阱高压n型沟道LDMOS器件结构。采用独特的双n型深阱结构工艺替代传统结构工艺中的单n型深阱,解决了垂直方向上的pnp(p型阱-DNW-p型衬底)穿通问题和横向漏端扩展区的耐压与比导通电阻的优化问题的矛盾。器件仿真和硅晶圆测试数据显示,在0.35μm的工艺平台上,采用新结构的器件在满足100 V的耐压下,比导通电阻达到122 mΩ·mm2。同时,非埋层工艺使成本大幅下降。

一种新型凹源HV-NMOS器件研究

设计出一种能与体硅标准低压 CMOS工艺完全兼容的新型凹源 HV-NMOS( High voltage NMOS)结构 ,在 TSUPREM-4工艺模拟的基础上提出了该结构具体的工艺流程及最佳的工艺参数 ,通过 MEDICI进行特性模拟得到了该结构的电流 -电压和击穿等特性曲线 ,击穿电压比传统 HV-NMOS提高了 3 7.5 %。同时分析了凹源结构、p阱、缓冲层 ( Buffer层 )及场极板对改善 HV-NMOS工作特性的有效作用 ,最后给出了该凹源 HV-NMOS的流水实验测试结果。

HVNMOS管的工艺参数分析

以测试数据分析了CMOS工艺下影响高压N管HVNMOS耐压值的几个参数。

大功率直流电机速度伺服系统的设计与实现

基于增强型51单片机STC12C5A60S2、高压半桥控制芯片L6384、高压N沟道增强型场效应管IXFK150N10,设计并实现了一种新型大功率直流电机闭环速度伺服系统。实验表明,该系统具有硬件电路简单、驱动能力强等特点,能在智能车、移动机器人等多种应用中发挥作用。

500 V LDMOS研制

为了降低器件的制造成本,又可以和低压器件实现自主隔离集成在一起,所以需要价格较低的普通CMOS衬底片来实现高电压的器件设计。设计研制了一种在普通CMOS的衬底片上做深N阱层光刻注入和推结深,然后生长外延层,在外延层上做器件,高压N阱作为LDMOS的漂移区做在P-外延层中,深N阱层做在P型衬底上。由于深N阱层注入推结深步骤后的热制成步骤,导致深N阱层会反扩到P-外延层,深N阱层是漏端重要组成部分,与高压N阱一样承担BVDS耐压重要功能。击穿电压的关键是高压N阱漂移区(耐压区)和深N阱层耐压区的结构。利用工艺仿真软件对高压N阱漂移区和深N阱层耐压区的不同注入剂量、长度、结深对LDMOS器件的击穿电压的影响进行了汇总,最终确认各个参量数值。

一种高性能CMOS运算放大器的原理分析

通过对ELANTEC公司的EL5X20 CMOS Rail-to-Rail运算放大器的版图结构、电路原理进行分析,利用 UMC公司的 hspice leve149(sim3.3)0.6um N阱双多晶双金属高压工艺 MODEL进行运算放大器参数仿真拟合,研究了国外的先进放大器设计方法,为高性能放大器研制奠定了基础。