期刊文献+
共找到5篇文章
< 1 >
每页显示 20 50 100
高可靠性配电网短路水平研究
1
作者 张杰超 左向红 +1 位作者 宫一玉 李雪男 《电气应用》 北大核心 2013年第S2期446-450,共5页
通过大量的工程计算以及理论分析确定了上级电网短路水平、主变阻抗参数、大型电厂接入、分布式电源接入和短路点位置等影响配电网短路水平的主要因素;并详细的分析了这些因素对配电网短路水平的影响程度,从而为高可靠性配电网控制短路... 通过大量的工程计算以及理论分析确定了上级电网短路水平、主变阻抗参数、大型电厂接入、分布式电源接入和短路点位置等影响配电网短路水平的主要因素;并详细的分析了这些因素对配电网短路水平的影响程度,从而为高可靠性配电网控制短路水平提供了重要的依据。 展开更多
关键词 高可靠性配电网 短路电流水平 主变阻抗参数 分布式电源
下载PDF
几种高可靠性配电网运行方式研究及对比分析
2
作者 闫麟 《电力系统装备》 2019年第20期143-144,共2页
经济的发展对供电可靠性的要求越来越高,而用户停电80%以上是由配电网故障导致的,电网企业需要从配电网建设入手,提高电网的供电连续性及综合防御能力。配电网建设采用合环运行方式或采用配电网自愈方式均可显著提高供电可靠性,但两者... 经济的发展对供电可靠性的要求越来越高,而用户停电80%以上是由配电网故障导致的,电网企业需要从配电网建设入手,提高电网的供电连续性及综合防御能力。配电网建设采用合环运行方式或采用配电网自愈方式均可显著提高供电可靠性,但两者又有所不同。本文结合目前的实际调度运行情况,分别对其网架结构、保护配置、动作原理等方面进行研究,并就其优劣进行对比分析,对高可靠性配电网建设提供建议。 展开更多
关键词 高可靠性配电网 合环运行 分布式自愈 集中式自愈
下载PDF
地区配电网合环运行研究及典型故障分析 被引量:5
3
作者 马洲俊 《电工电气》 2017年第1期38-42,共5页
目前由于对配电网结构的研究只停留在不同电压等级配网接线模式的归纳以及特点分析方面,以某供电重点单位试点配电网合环运行为例,研究了南京花瓣型接线配网改造工程中合环运行建设改造及实际操作中出现的问题,阐述目前保护配置在特殊... 目前由于对配电网结构的研究只停留在不同电压等级配网接线模式的归纳以及特点分析方面,以某供电重点单位试点配电网合环运行为例,研究了南京花瓣型接线配网改造工程中合环运行建设改造及实际操作中出现的问题,阐述目前保护配置在特殊情况下面临的风险,明确了故障处理关键点,并结合配电自动化改造,完善了典型故障预案,给出了配电网合环运行前瞻性建议。 展开更多
关键词 高可靠性配电网 合环运行 花瓣型 保护配置 配电自动化
下载PDF
基于MDA架构面向服务的线损管理方法与实现 被引量:1
4
作者 王军 安旭 +2 位作者 张丽 刘君 张洁 《电气应用》 北大核心 2013年第S2期451-457,共7页
为了降低电力公司的线损率,提高采集设备和计量设备的使用率,更好地指导现场采集工作,本文提出了一种基于MDA架构面向服务的线损管理方法。通过结合IBM提出的面向服务的分析与设计方法SOMA(Service-Oriented Modeling and Architecture... 为了降低电力公司的线损率,提高采集设备和计量设备的使用率,更好地指导现场采集工作,本文提出了一种基于MDA架构面向服务的线损管理方法。通过结合IBM提出的面向服务的分析与设计方法SOMA(Service-Oriented Modeling and Architecture)和建模开发方法RSA(Rational Software Architect),解决了营配一体化中线损管理的数据同期性、数据孤岛以及线损计算公式复杂等问题。 展开更多
关键词 高可靠性配电网 短路电流水平 主变阻抗参数 分布式电源
下载PDF
Reliability-aware mapping and links voltage assignment for energy-efficient networks-on-chip
5
作者 谢晓娜 Zhu Qingxin +1 位作者 Chang Zhengwei Jiang Wei 《High Technology Letters》 EI CAS 2014年第2期201-207,共7页
As feature sizes shrink,low energy consumption,high reliability and high performance become key objectives of network-on-chip(NoC) design.In this paper,an integrated approach is presented to map IP cores onto NoC arch... As feature sizes shrink,low energy consumption,high reliability and high performance become key objectives of network-on-chip(NoC) design.In this paper,an integrated approach is presented to map IP cores onto NoC architecture and assign voltage levels for each link,such that the communication energy is minimized under constraints of bandwidth and reliability.The design space is explored using tabu search.In order to select optimal voltage level for the links,an energy-efficiency driven heuristic algorithm is proposed to perform energy/reliability trade-off by exploiting communication slack.Experimental results show that the ordinary energy optimization techniques ignoring the influence of voltage on fault rates could lead to drastically decreased communication reliability of NoCs,and the proposed approach can produce reliable and energy-efficient implementations. 展开更多
关键词 network-on-chip (NoC) energy minimization RELIABILITY MAPPING voltage assignment
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部