Flash和PSRAM结合构成的高密度低功耗新型随机存取存储器

新型MCP产品IS75V16F64GS16和IS75V16F64GS32是将64Mbit NOR-type Flash和16 Mbit/32 Mbit的PSRAM相结合所构成的高密度、低功耗随机存取存储器。这种先进的存储器解决方案是专门针对移动通信要求高性能、低功耗和小电路板的应用而开发的。

随机存储器技术及其产品的发展展望

随着CPU主频超越千兆赫,存储器技术逐渐成为计算机内部体系结构性能的瓶颈。如果配置足够容量的高速存储器,较低主频的CPU的运行速度完全可以超过较高主频的CPU。本文对RAM技术及其常规产品进行了充分的研究和探讨,并将研究的注意力集中在增加动态RAM的带宽技术上。

同步动态随机存储器组件

一、开发背景 NEC公司于1993年开发了时钟控制型同步动态随机存储器(SDRAM),预期它将成为下一代的标准动态随机存储器(DRAM)。这些DRAM主要应用于大型计算机和工作站。NEC公司又开发了用于个人计算机的SDRAM,以扩大DRAM的应用范围。 最近,直接安装在印刷电路板上的存储器的型号日趋减少,而存储器组件的应用日益增多。因此,产生了对SDRAM组件的需求。

瑞萨电子开发出40nm高密度撕型SRAM电路技术

日本瑞萨电子株式会社开发出一种新型SRAM（静态随机存储器）电路技术．可克服因产品微细化而导致的CMOS元件特性不均现象：在保持速度的同时．可以更小的面积实现合适的工作裕度．

磁随机存取存储器MRAM专利技术分析

一、磁随机存取存储器MRAM概述 在高速发展的大数据信息化时代，数量庞大的信息、数据需要我们处理与保存，这使得人们对信息存储器件的要求向着高密度、大容量、高速度、低成本和微小型化的更高标准方向发展。

室温超低电压操作的高密度磁电阻随机访问存储器

限制电流型磁电阻随机访问存储器（MRAM）技术实际应用的主要瓶颈是其低存储密度和高写操作能量消耗。虽然最近几年研发出了一些电压控制存储器件，但这些器件的性能没有一个能同时令人满意，如达不到同时具有高存储容量、低能量消耗以及室温操作等性能的要求。清华大学材料科学与工程系南策文研究组与美国宾夕法尼亚州立大学Long—Qing Chen研究组合作，利用相场模拟，提出了一种简单而新颖的实现高性能MRAM的方案。该方案相对现有的MRAM技术或方案有显著的提高。

三星开始生产512M相变存储器

三星电子宣布已开始512M相变随机存储器的量产，目标应用于手机等电池驱动产品。相变存储器具有良好的性能，如高速、高密度、低功耗等。但开发时间非常长，三星首次宣布512M原型器件是在2006年9月。三星称相变存储器可使电子器件的电池使用时间提高20％。三星并未透露是在哪一个工厂生产相变存储器。

大规模集成电路-存储器的研发

现有技术力量的基础上，借助外部科研力量，先行研发SDRAM（同步动态随机存储器）和FLASH（闪存）产品。外协加工圆片，封装在起步阶段外协，成熟后自行封装。测试方面购买测试设备，对测试人员进行培训，自己测试产品。试验方面自己现无法做的请外单位协助。先行开发产品合格后，再研发其他类型存储器。

多路读写的SDRAM接口设计

介绍SDRAM的主要控制信号和基本命令时序,提出一种应用于解复用的支持多路读写的SDRAM接口设计,为需要大容量存储器的电路设计提供了新思路。

视频处理算法中的SDRAM接口设计

提出了一种在视频处理算法电路中的SDRAM接口设计,它巧妙地利用SDRAM高效的Full-page模式和Ping-Pang模式,在性能和模式选择上进行了很好的折衷,为需要大容量、高吞吐率存储器进行高速率数据处理提供了新思路。

高密度、低功耗电阻式相变存储器技术研究

相变随机存储器是一种电阻式存储器，它以硫属化合物为储存介质，利用电流产生的热量使材料在晶态（低阻相）与非晶态（高阻相）之间相互转换实现信息的写入和擦除，信息的读出则靠测量材料在晶态和与非晶态时电阻的变化来实现。相变随机存储器具有尺寸越小、工作面积越小、操作电流越小、功耗越低及性能越优越的特点，非常有利于存储密度的提高，极其适合用作下一代高密度、低功耗随机存储器。相变存储器表现出的技术优势还包括：制造工艺简单（能和现在的集成电路工艺很好地匹配）、高速擦写、读写寿命长、可多值存储、抗辐射等。由于相变存储器表现出的显著技术优势，国际半导体工业协会认为，相变存储器最有可能成为下一代半导体存储器主流产品。

高速DSP与SDRAM之间信号传输延时的分析及应用

在高速数字电路设计中,信号在印刷电路板(PCB)上的传输延时对于电路的时序影响已不容忽视。详细分析并推导了高速数字信号处理器(DSP)与同步动态随机存取存储器(SDRAM)之间各信号的传输延时约束关系;通过一个实例,给出了应用约束条件的具体方法。

SDRAM控制器的FPGA设计与实现

介绍了利用现场可编程门阵列 (FPGA)实现同步动态随机存储器 (SDRAM)控制器的方法 ,着重于FPGA具体实现过程中的一些常见问题。分析了设计中所用的SDRAM性能、特点 ,给出了其读写时序状态图 ,给出SDRAM初始化方式及其相应的模式设置值 ,并根据本设计的实际情况对SDRAM状态机进行了简化 ,给出了一种相对容易实现的SDRAM状态机。本设计采用甚高速集成电路硬件描述语言 (VHDL)编程 ,直观而且占用资源较少 ,其基本设计原理对其他同类SDRAM也适用 ,对需要大容量存储器的应用是较经济的设计。

基于SDRAM的高分辨力高速图像缓存

提出了一种用CPLD和SDRAM在DSP的控制下进行高分辨力高速图像缓存的方法。该方法采用CPLD将CMOS图像传感器输出的数字图像数据进行调制后直接缓存到SDRAM中。图像缓存过程由DSP启动,在缓存过程中,SDRAM写操作首先被图像传感器的输出时钟触发,然后由SDRAM的主时钟进行同步,在一帧图像采集完成后CPLD通知DSP图像采集结束。这种方法实现了分辨力为2048×1536的图像在采样时钟频率为48MH z下的采集。

基于EPLD实现TMS320C5402与SDRAM接口

基于电可擦除可编程逻辑器件 ( EPLD) ,利用 VHDL语言设计实现 TMS32 0 C5 4 0 2与

高速数据采集系统中SDRAM控制器的设计

SDRAM作为大容量和高速的动态存储器,在高速数据采集系统中具有很大的应用价值,本文介绍了SDRAM的体系结构和工作原理,用Verilog HDL设计并在CPLD上实现了SDRAM接口控制器,实现高速数据采集系统中的大容量缓存。

SDRAM在LCOS液晶驱动接口电路中的应用实现

研究将SDRAM应用于LCOS液晶显示驱动电路中作为图像数据存储的单元,采用大规模现场可编程阵列集成电路FPGA实现SDRAM的读写控制器功能,并产生驱动LCOS液晶成像所需的完整图像视频信号,图像数据传输采用带有U SB接口的单片机完成与计算机U SB接口的数据传输转换,设计实现了图像数据接口的数据转换传输功能并能够驱动LCOS液晶显示。

基于FPGA和DDR3 SDRAM的高精度脉冲发生器设计与实现

文章介绍了一种基于现场可编程门阵列(field-programmable gate array,FPGA)和第三代双倍速率同步动态随机存储器(third generation of double-data-rate synchronous dynamic random-access memory,DDR3 SDRAM)的1 ns精度脉冲发生器的实现方案。该设计在提高精度和增加指令存储空间的同时,兼顾了2 ns精度脉冲发生器多通道、可编程、可与外部时钟同步等特点。最后,通过金刚石中的氮-空位(nitrogen-vacancy,NV)电子自旋拉比振荡实验验证了1 ns精度脉冲发生器相对于2 ns精度脉冲发生器的优越性。

SDRAM在指纹处理模块中的应用

SDRAM是一种具有同步接口的高速动态随机存储器,它与DSP相结合运用在指纹图像处理中,提高了指纹图像处理的速度.但SDRAM与DSP的输出信号不同,故需加以接口电路.本文利用现场可编程门阵列(FPGA),设计实现TMS320C5402与SDRAM接口电路,使SDRAM在指纹处理模块中充分发挥了数据缓存的作用.