基于ZYNQ的稠密光流法软硬件协同处理

光流法是计算机视觉中一个基础性的算法,可广泛应用于运动检测、运动估计、视频分析等领域。但光流法最大的问题是计算复杂、速度慢,限制了它在实际系统尤其是嵌入式系统中的应用。利用最新的高层综合(HLS)语言与传统的硬件描述语言相结合,在Xilinx的FPGA异构系统芯片(即ZYNQ)平台上,以软硬件协同的工作方式,设计了基于Horn-Schunck稠密光流法的硬件加速器。实验证明,对于640×480大小的图片,软硬件协同处理比纯软件处理的计算性能提高了34倍,执行时间从24.40 s降低到0.71 s。

可实现时分复用的CNN卷积层和池化层IP核设计

近年来,对于神经网络算法的实现,越来越多人选择使用现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA),而其当前实现的方式主要以Verilog硬件描述语言(Verilog Hardware Description Language,Verilog HDL)和高层综合语言(High Level Synthesis,HLS)为主。HLS具有易于理解与使用、开发时间短等特点,故采用HLS来设计卷积神经网络(Convolutional Neural Network,CNN)中的卷积层和池化层,生成IP核后,进一步利用时分复用技术搭建整个系统。实验采用MNIST手写数字数据集进行验证,将10层卷积神经网络布署到Xilinx公司的ZYNQ-7000 xc7z010clg400-1FPGA芯片上,经10 000次迭代后的平均识别准确率为95.34%。该IP核的设计对于快速使用FPGA来实现神经网络进行图像处理具有重要的意义。