高性能流水线ADC中低抖动时钟占空比稳定器的设计

基于SMIC 0.13μm CMOS工艺,设计了一种适用于高性能流水线ADC中低抖动时钟占空比稳定器,并分析了内部电路参数变化对时钟电路性能的影响.在Cadence Spectre下仿真表明:该稳定器可实现20~250 MHz的有效方波输出,时钟占空比精度为(50±0.25)%,在250 MHz输入信号频率下,其均方根值抖动为56 fs,对输入时钟信号的要求低,可根据需要选择信号传输路径来节省功耗,非交叠时间可控.