一种高效FPGA模块验证模型

目前现场可编程门阵列(Field-Programmable Gate Array,FPGA)模块验证存在复杂度高、规模大、耗时成本高等问题。针对上述问题探讨了一种高效的FPGA模块验证模型,该模型采用流水线设计,包括SVS、ALV、DLV、BLV、DM 5个阶段,对每个流程详细阐述了验证方法、测试类型及合理化步骤,其中,对模型的高效性进行了充分讨论。此外,采用功能仿真与实物测试的方法对优化手段进行了验证。最后,通过大量样本数据对高效模型万行耗时下降比α、万行缺陷率β进行汇总分析。从实验数据可知,所提验证模型结构完备、可靠性高、针对性强、验证效率高。