期刊文献+
共找到3篇文章
< 1 >
每页显示 20 50 100
H.264/AVC编码器中运动估计的低代价VLSI实现(英文)
1
作者 王腾 王新安 +1 位作者 谢峥 胡子一 《北京大学学报(自然科学版)》 EI CAS CSCD 北大核心 2014年第4期768-780,共13页
通过对运动估计算法进行优化,提出一种应用新型存储结构的流水线实现结构。通过采用合适的搜索策略、高效的率失真优化代价计算和插值部件、创新的存储结构及优化的数据流调度,实现具有低硬件代价和存储访问的快速运动估计。该设计在SMI... 通过对运动估计算法进行优化,提出一种应用新型存储结构的流水线实现结构。通过采用合适的搜索策略、高效的率失真优化代价计算和插值部件、创新的存储结构及优化的数据流调度,实现具有低硬件代价和存储访问的快速运动估计。该设计在SMIC 130 nm工艺下综合,时钟频率可达到167 MHz,消耗181.7 K逻辑门和13.8 KB存储,相比同类设计具有更高的硬件效率。该设计集成在一个H.264/AVC编码器中进行FPGA原型验证和VLSI实现。SMIC 65 nm工艺下,整个芯片面积为1.74 mm×1.74 mm,工作频率为350 MHz,可以支持实时高清(1080P@60fps)编码。 展开更多
关键词 H 264 AVC 运动估计 流水线结构 实时高清编码 VLSI
下载PDF
AVS编码变换量化和扫描硬件设计与实现 被引量:2
2
作者 黄学超 张卫宁 《电气电子教学学报》 2011年第2期34-37,共4页
本文提出了满足AVS实时高清视频编码的变换、量化、反量化、反变换和扫描的硬件设计方案。该设计方案以宏块为单位进行操作,通过采用乒乓操作和流水线技术,提供了高性能的并行数据处理能力。本文根据AVS变换和反变换的特点,设计了RAM行... 本文提出了满足AVS实时高清视频编码的变换、量化、反量化、反变换和扫描的硬件设计方案。该设计方案以宏块为单位进行操作,通过采用乒乓操作和流水线技术,提供了高性能的并行数据处理能力。本文根据AVS变换和反变换的特点,设计了RAM行列存储器,实现高速并行转置,同时,提出了利用RAM实现并行扫描的方法及其结构,提供高数据吞吐速率.用FPGA验证结果表明,该设计满足高清序列1080i 30Hz实时编码要求。 展开更多
关键词 AVS 实时高清视频编码 RAM行列存储器 并行扫描
下载PDF
基于图像行/列流水线的AVS快速模式判决的设计
3
作者 马赫 张文军 +1 位作者 高志勇 陈立 《电视技术》 北大核心 2012年第14期12-14,共3页
提供了一种基于图像像素块行/列流水线的快速模式判决的设计。首先根据AVS中不同模式的特性以及相互间数据依赖关系,给出了一种快速模式判决方法。并通过将通常的块级流水合理拆分成行/列级流水,使得流水线中所有处理模块的空转周期降... 提供了一种基于图像像素块行/列流水线的快速模式判决的设计。首先根据AVS中不同模式的特性以及相互间数据依赖关系,给出了一种快速模式判决方法。并通过将通常的块级流水合理拆分成行/列级流水,使得流水线中所有处理模块的空转周期降到最低,从而能够以135 MHz的系统频率实现30 f/s(帧每秒)约1 920×1 080高清视频图像编码,与块级流水相比性能提高了1.5倍。 展开更多
关键词 AVS 行/列流水线 模式判别 高清实时编码
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部