一种高电源抑制比快速启动的带隙基准的设计

文章采用5 V、0.35μm CMOS工艺,设计一种适用于低噪声高速系统的带隙基准电压源电路。为了保证电路具有较高的电源抑制比(power supply rejection ratio,PSRR),设计一种抑制电源电压波动的负反馈回路,并且在电路中采用具有较高增益的两级放大器结构。针对某些系统快速启动的需求,设计快速启动电路,当电源上电时启动电路直接作用于基准电压,加速带隙基准电路的启动,在电路正常启动后通过开关管使启动电路停止工作。仿真结果表明,温度在-40~125℃范围内,带隙基准的温漂系数为13.05×10^(-6)℃^(-1);低频时PSRR为100.6 dB;线性调整率(line regulation,LNR)为0.024 mV/V;启动时间为4μs。

一种高电源抑制比低温度系数的带隙基准电路

采用两种方式提高了带隙基准电路的电源抑制比。首先,采用峰值电流源结构将三极管自身的增益引入反馈环路,从而提高了环路增益和带隙基准核心的电源抑制比。其次,运用预调制电路进一步提高了电源抑制比。此外,还提出了一种仅需源极负反馈非对称电流镜的曲率补偿电路,该电路具有跨工艺的通用性。所提出的电路采用0.18μm BCD工艺进行了验证,并应用在一款降压DC-DC变换器中。结果表明,所提出的电路在2.4 V、3.3 V和5 V供电下,低频分别具有127 dB、134 dB和136 dB的高电源抑制比,同时实现了3.74×10^(-6)/℃的低温度系数,总电流消耗仅为6.3μA~14.5μA。

一种低温漂高电源抑制能力的振荡器设计

为了提升开关电源芯片中振荡器的温度特性和电源抑制能力,提出一种改进型拓扑结构的RC振荡器。该振荡器由电容充放电模块、偏置电流源模块、比较器模块以及寄存器模块组成。通过将电容的上下极板都接入电流源,并对电容下极板流过的电流进行采样,引入负反馈对充放电电流源进行动态调节,从而减小电容上极板电压通过沟道调制效应对充放电电流源的影响,增强充放电电流源的电源抑制能力。再配合偏置电流源模块中经过温度补偿的偏置电流,得到具有低温漂特性及高电源抑制能力的振荡频率。基于CSMC 0.18μm BCD工艺完成了电路设计,仿真实验结果表明,所设计的振荡器工作频率为411 kHz,电源电压为2.6~3.8 V时频率变化为0.119%,温度为-40~125℃时频率变化为3%。该振荡器具有较强的电源抑制能力,能很好地满足开关电源芯片中振荡器的设计要求。

一种无片外电容高电源抑制比LDO设计

低压差线性稳压器(Low Dropout Regulator,LDO)电路要求低输入输出压差和高电源抑制比(Power Supply Rejection Ratio,PSRR)。本文采用前馈纹波消除电路和负电容电路实现了在低输入输出压差(≤0.2 V)条件下分别对无片外电容高电源抑制比LDO的10 KHz以下频段和1 MHz频带内的电源噪声抑制能力进行提升。此外,提出的方案还通过调整第二级误差放大器的增益,实现了级间电源噪声制约,进一步提升了电源抑制比。本文基于SMIC 55 nm工艺对提出的LDO电路进行了设计与仿真。结果表明,设计的LDO在1.8 V输入电压下可以获得稳定的1.6 V输出电压,输入输出压差≤0.2 V,在1MHz以下频段内PSRR均大于75 dB,10~100 KHz频段的积分噪声为15μV_(RMS)。此外,该LDO还实现1.43 mV/V线性调整率,负载调整率为10μV/mA,总体电路消耗静态电流为76μA。

一种低噪声高电源抑制比的带隙基准源

基于0.18μm CMOS工艺设计了一种低噪声、高电源电压抑制比(PSRR)的新型带隙基准源(BGR)。使用低噪声的垂直双极结型晶体管取代MOS晶体管作为运算放大器输入,削减了低频闪烁噪声;通过引入三输入的运算放大器将电源扰动传递到电流管的栅极,极大程度地降低了电源纹波对输出基准电压的干扰;并通过RC低通滤波器进一步改善噪声和PSRR性能;利用修调电路修调工艺偏差,实现了良好的温度特性。实测结果表明,该BGR的PSRR在57.7 Hz下为-108 d B,与仿真结果基本一致(-102.3 d B@50 Hz);输出电压噪声在10 Hz时为42.20 n V/√Hz,通过新提出的测试方法在0.1~1 k Hz测得总噪声电压有效值低于0.503 5μV;在-40~125℃,基准电压温度系数可以修调至20×10^(-6)/℃以下,最小值仅14.09×10^(-6)/℃;BGR面积为254.1μm×370.0μm,功耗约为8.6μA@3 V。

一种高电源抑制比低温漂带隙基准电压源设计

针对传统带隙基准电压源温度系数大、电源抑制比低等问题,设计了一种低温漂高电源抑制比的带隙基准电压源。将具有二阶温度项的亚阈值状态NMOS管漏电流转化为电压,以消除输出支路三极管的二阶温度项,实现二阶温度补偿;增加了一个前置的新型预稳压电路,以提高基准源的电源抑制能力。SMIC 180 nm CMOS工艺下的后仿真结果表明,当供电电压为3.3 V时,在-40~140℃,温度系数为3.05×10-6/℃;在低于1 kHz的频率范围内,电源电压抑制比(PSRR)为-105 dB,整体静态电流仅为32μA。

一种高电源抑制比带隙基准电压源设计

针对实际电路中的电源噪声对带隙基准精度的影响问题,设计一款具有高电源抑制比的带隙基准源。设计包含专用的电源抑制比提高电路,辅以启动电路、带隙主体电路、温度补偿电路等。利用电压负反馈技术,使带隙基准输出电压获得高电源抑制比,减少电源对输出基准电压的干扰。对带隙基准电路设计温度补偿,显著减小温度漂移,可稳定输出2.5V基准电压。电路在Candance Spectre环境下进行温度特性和电源抑制比的仿真,实验结果表明带隙具有较的低温度系数和较高的电源抑制能力,适用于A/D转换器,DC-DC转换器等高精度电路应用场合。

高电源抑制比和高阶曲率补偿带隙电压基准源

基于分段线性补偿原理,提出了一种新的带隙基准源高阶曲率补偿方法,使电压基准源的温度特性曲线在整个工作温度范围内具有多个极值,显著提高了电压基准源的精度。采用0.5μm CMOS工艺模型进行仿真。结果表明,在-40℃～135℃的温度范围内,电压基准源的温度系数为5.8×10-7/℃。设计了具有提高电源抑制比功能的误差放大器,在5 V电源电压下,电压基准源的电源抑制比在低频时-为95.4 dB,在1 kHz时为-92.4 dB。

一种高电源抑制比的LDO电路设计

设计一种基于0.35μm 2P4M CMOS工艺,具有高电源抑制比、快速负载瞬态响应特性的低压差线性稳压器电路。该电路通过采用缓冲运放来驱动LDO电路的功率调整管,有效提高了LDO电路的电源抑制比和负载瞬态响应特性。该电路的输入电压为3.3V-4V,输出电压为2.8V;负载电流范围为0.5mA到100mA,当负载电流在全负载范围内瞬变时,输出端过冲电压小于1mV;在全负载范围内,低频时,电路的电源抑制比达到-89dB以上,在1MHz时,电路的电源抑制比达到-60dB以上。

一种具有低噪声高电源抑制的LDO电路设计

设计了一种基于28 nm CMOS工艺的低噪声高电源抑制LDO电路。采用折叠共源共栅结构设计了高输出阻抗、高增益误差的放大器,降低了电源噪声对输出端的影响。采用共源共栅密勒补偿结构,保证电路在负载处于轻载/重载下保持较高的相位裕度,增强了环路稳定性。误差放大器输入端采用降噪模块电路,降低了噪声对整体LDO电路的影响。基于Cadence Spectre进行仿真分析的结果表明,在1.9 V电源电压下,负载由轻载10 mA突变为重载60 mA时,环路增益为77.6~91 dB,相位裕度达到76°~79°。在中间负载电流30 mA下,对电源抑制(PSR)和噪声进行了仿真。结果表明,电源抑制为-81.9 dB,低频噪声(1 kHz)为258 nV·Hz^(-1/2)。对LDO整体电路进行了版图设计和后仿比对。结果表明,环路增益为83.2 dB,相位裕度为78°,PSR为-78.3 dB,低频噪声(1 kHz)为283 nV·Hz^(-1/2)。

HT-7U高功率电源系统的无功补偿及谐波抑制

本文提出了 HT— 7U装置高功率电源系统的无功补偿及谐波抑制方法。针对电源系统高功率、脉冲暂态运行的特点 ,采用了有源滤波与无源滤波、固定补偿与动态补偿相结合的方法 ,提高了补偿系统的性能 。

高电源抑制比低温度系数超低功耗基准电压源

在0.18μm标准CMOS工艺模型下,利用亚阈值及深线性区MOS管的特性,设计了一种新颖的偏置电流产生电路,并采用此电路设计出一种具有高电源抑制比、低温度系数的全MOS型基准电压源。该电压源采用全MOS结构,不使用电阻,功耗超低。电源电压在0.9~3V变化时,该电压源均可正常工作,输出电压约为558mV。1.2V电源电压下,在-55℃~100℃温度范围内,该电压源的温度系数为2.3×10-5/℃,低频电源抑制比为-81dB,总功耗约为127nW。

一种高电源抑制比的曲率补偿带隙基准电压源

基于0.13μm CMOS工艺设计了一个高阶曲率补偿带隙基准电压源,该带隙基准电压源具有低温度系数和高电源抑制比(PSRR)。通过高阶曲率补偿电路得到低温度系数;在该带隙基准电压源的核心电路中,使电流镜管的栅源电压保持恒定值来实现在一定频段下的PSRR增强。利用Cadence工具进行了仿真,并进行了流片验证,测试结果表明,该带隙基准电压源具有恒定的1.2 V基准电压,在-45~165℃内,基准电压的温度系数为3.95×10-6/℃;PSRR在10 kHz下为74.7 dB,在1 MHz下为42 dB;电路启动时间为1.4μs。该设计已应用于高精度嵌入式电源管理芯片的低压差线性稳压器中。

一种低温漂高电源抑制比带隙基准源的设计

在传统的电流模电压基准结构下,基于一阶补偿后的电压基准输出特性,设计了一个简单的高、低温补偿电路,在宽的温度范围内(-50~150℃),显著提高了电压基准的精度。同时,对电路进行简单的改进,输出电压获得了高的电源抑制比。对设计的电路采用TSMC 65 nm CMOS工艺模型进行仿真,在1.5 V的电源电压下,PSRR为-83.6 d B,温度系数为2.27 ppm/℃。

一种低功耗高电源抑制比亚阈值基准电压源

本文针对传统带隙基准功耗高、电源抑制比低的问题,提出了一种适用于能量采集、无线传感网络等的低功耗、高电源抑制比和宽电源电压范围的亚阈值基准电压源.该基准源通过采用非对称共栅极自级联电流镜结构结合负反馈提高了电压源的电源抑制比和线性调整率.电路采用Global Foundry 0.18μm BCD工艺设计,仿真结果表明:基准电压源的电源电压范围为2.7~5.5V,输出电压为1.2V,功耗最低可达446.2nW;在3.3V电源电压下、-40~125°C的温度范围内,温度系数为30.3ppm;室温下线性调整率低至0.013%/V;在100 Hz处电源抑制比为-75dB.

一种宽输入范围高电源抑制比的带隙基准源

基于CSMC 0.5μm BCD工艺,设计了一种具有高电源抑制比的带隙基准电路。此电路可以在较宽电源电压(4~36V)范围内实现较小的温度系数变化,-40℃~125℃范围内的温度系数为8.93×10-6/℃~9.02×10-6/℃。通过将基准参考点设置于负反馈环路中,能够有效地提高基准电路的电源抑制性能。当电源电压为4~36V时,电源抑制比分别为-132^-98dB@dc,-54.7^-55.5dB@1 MHz,线性调整率为0.009%/V,满足DC-DC转换器的应用需求。

一种高电源抑制比的CMOS带隙基准电压源设计

介绍一种基于CSMCO．5μm工艺的低温漂高电源抑制比带隙基准电路。本文在原有Banba带隙基准电路的基础上，通过采用共源共栅电流镜结构和引入负反馈环路的方法，大大提高了整体电路的电源抑制比。Spectre仿真分析结果表明：在-40～100℃的温度范围内，输出电压摆动仅为1．7mV，在低频时达到100dB以上的电源抑制比（PSRR），整个电路功耗仅仅只有30μA。可以很好地应用在低功耗高电源抑制比的LDO芯片设计中。

一种高电源抑制低温漂带隙基准电路设计

基于CSMC0．5μmBCD工艺，设计了一种应用于片上系统（SOC）芯片的低温漂高电源抑制的带隙基准电路．采用一种带有负反馈环路调整型的电压预调整电路，并且将基准电压形成于负反馈环路，基准电路的电源抑制特性得到显著提高．仿真得到的电源抑制比分别为-177．6dB@dc，-82．7dB@1MHz．此电路可以在-55～125℃范围内实现较小的温度系数，温度系数为5．76×10^（-6）／℃．

一个高电源抑制比的有源电感射频放大电路

提出了一种使用有源电感的电路实现方案,可用于宽带无线收发机射频放大电路的设计中。分析了有源电感的阻抗与各元件取值的关系,设计了中心频点调节电路和具有鲁棒性的偏置电路,保证工艺偏差和电源电压波动对有源电感的阻抗具有很弱的影响。在SMIC0.18-μm工艺下进行了电路设计和流片验证,测试结果表明,使用有源电感的射频放大电路,可以得到期望的射频信号,其中心频点的调节范围为0.5～2GHz,能够抵御高达0.8V的电源偏差。

一种高电源抑制比无片外电容LDO设计

设计了一种可用于射频前端芯片供电的高电源抑制比(PSR)无片外电容CMOS低压差线性稳压器(LDO)。基于对全频段电源抑制比的详细分析,提出了一种PSR增强电路模块,使100 kHz和1MHz处的PSR分别提高了40 dB和30 dB;加入串联RC补偿网络,保证了电路的稳定性;在LDO输出至误差放大器输入的反馈回路引入低通滤波模块,降低了由于输出端接不同负载对反馈回路的影响。电路采用UMC 65 nm RF CMOS工艺进行设计和仿真,整个芯片面积为0.028 mm2,仿真结果表明,本文设计的LDO的相位裕度为86.8°,在100 kHz处,PSR为-84.4 dB,输出噪声为8.3n V/Hz,在1 MHz处,PSRR为-50.6 dB,输出噪声为6.9 nV Hz,适合为噪声敏感的射频电路供电。