一种用于接收器的高精度片上匹配电阻电路

接收器电路是高速串行接口电路中关键模块.基于数字化模拟电路和负反馈动态调整技术设计了一种用于高速串行接口USB2.0接收器的高精度片上匹配电阻电路.使用TSMC(Taiwan Semiconductor Manufacturing Company Ltd)的CMOS 0.25 um混合信号模型,在Cadence软件环境下用spectre仿真器模拟,结果表明在500Mbps的高速时钟信号作用下,所设计的匹配电阻阻值稳定在[44.3Ω,45.6Ω]范围内,最大稳定时间6μs,平均误差±1.45%,最大误差1.56%;整合了这种高精度片上电阻的USB2.0接收器可以正确接收500 Mbps高速串行数据.

高精度片上匹配电阻的设计实现

基于负反馈动态调整原理和数字化的模拟电路设计技术,本文设计了一种可调多晶硅电阻条的有源高精度片上匹配电阻电路.使用TSMC的CMOS0.25um混合信号模型,在Cadence软件环境下用spectre仿真器模拟,结果表明在500M bps的高速时钟信号作用下,所设计的匹配电阻阻值稳定在[44.3Ω,45.6Ω]范围内,最大稳定时间6μs,平均误差为±1.45%,所设计电阻平均变化范围为45Ω±1.45%,最大误差范围1.56%,高于45Ω±10%的高速串行接口协议要求.

基于数字化技术的高速串行接收器设计

基于数字化模拟电路设计技术和自适应动态反馈方法设计了一个高速串行接收器,包含采样放大器、时钟发生电路、匹配电阻电路.后两者的精度直接决定了接收器性能.采用TSMC的CMOS 0.25μm混合信号模型,在Cadence软件环境下用spectre仿真器进行模拟.结果表明,时钟发生电路输出的五相时钟间隔0.416 ns,抖动35 ps,锁定时间1.8μs;匹配电阻阻值波动在44.3~45.6Ω,稳定时间6μs,平均误差±1.45%,最大误差1.56%.联调后整个接收器电路具有接收480 Mbps高速串行数据的能力.