一种改进的非线性布尔函数硬件设计与实现

针对序列密码算法中非线性布尔函数硬件实现资源占用大、结构复杂等问题,深入分析shannon分解定理及布尔函数的操作特征,设计处理布尔函数运算的基本结构—高级可编程逻辑单元。在此基础上提出了高次非线性布尔函数处理架构并对算法进行了适配。架构的性能分析表明,与传统方式相比,该架构对非线性布尔函数具有良好的适配性且资源消耗降低25%。