期刊文献+
共找到100篇文章
< 1 2 5 >
每页显示 20 50 100
ARM微处理器中断响应时间的实验研究 被引量:7
1
作者 尹旭峰 苑士华 胡纪滨 《计算机工程》 CAS CSCD 北大核心 2011年第4期252-254,263,共4页
介绍ARM微处理器S3C2440A的中断处理机制,设计一种实验测定中断响应时间的方法,实测了理想状态下S3C2440A的快速中断FIQ和标准中断IRQ的响应时间,并对实验数据进行分析处理,给出实测数据的拟合函数,从而得出以下结论:FIQ与IRQ的中断响... 介绍ARM微处理器S3C2440A的中断处理机制,设计一种实验测定中断响应时间的方法,实测了理想状态下S3C2440A的快速中断FIQ和标准中断IRQ的响应时间,并对实验数据进行分析处理,给出实测数据的拟合函数,从而得出以下结论:FIQ与IRQ的中断响应时间基本相等,中断响应时间与CPU的运行时钟无关,只与中断控制器的运行时钟频率呈反比关系,启用高速缓存时的中断响应时间不到禁用高速缓存时的1/3。 展开更多
关键词 中断 响应 微处理器 精简指令集计算机
下载PDF
高性能低功耗32位浮点RISC微处理器的研究 被引量:4
2
作者 孙海珺 邵志标 +1 位作者 邹刚 赵宁 《西安交通大学学报》 EI CAS CSCD 北大核心 2005年第6期607-610,655,共5页
提出了低功耗架构、片上总线预选器等新的设计思想和改进的高阶布斯算法,利用0.35μmCMOS工艺,研制成功一种低功耗、高性能32位浮点精简指令系统(RISC)微处理器.该处理器芯片内置128kb静态随机存储器,芯片面积为7mm×7mm,中断和定... 提出了低功耗架构、片上总线预选器等新的设计思想和改进的高阶布斯算法,利用0.35μmCMOS工艺,研制成功一种低功耗、高性能32位浮点精简指令系统(RISC)微处理器.该处理器芯片内置128kb静态随机存储器,芯片面积为7mm×7mm,中断和定、浮点等指令集所有指令运行正确,32位浮点乘法运算仅需17.8ns.与传统的设计相比,该微处理器主频提高了38%,功耗下降了39%,50MHz频率下的动态功耗仅为164mW,并具有边界扫描测试功能.研制结果表明,新的设计思想和算法有效地提高了微处理器的综合性能,为嵌入式浮点RISC的研究提供了新的途径. 展开更多
关键词 精简指令系统 微处理器 总线预选器 高阶布斯算法 低功耗架构
下载PDF
32位RISC微处理器流水线设计 被引量:7
3
作者 贾琳 樊晓桠 《计算机工程与应用》 CSCD 北大核心 2005年第14期115-117,共3页
简要介绍了一个32位嵌入式航空机载RISC微处理器芯片AR S03的体系结构及特色,阐述了处理器的内部各个模块的功能。着重讨论了其流水线的设计思想和设计实现。AR S03处理器的执行部件采用了5级流水结构、较好的冲突控制策略及低功耗的数... 简要介绍了一个32位嵌入式航空机载RISC微处理器芯片AR S03的体系结构及特色,阐述了处理器的内部各个模块的功能。着重讨论了其流水线的设计思想和设计实现。AR S03处理器的执行部件采用了5级流水结构、较好的冲突控制策略及低功耗的数据通路,实现了简洁、高效、灵活的体系结构。通过Verilog仿真、综合和静态时序分析的结果表明设计达到了预定的设计要求。 展开更多
关键词 微处理器 精简指令 流水线 低功耗
下载PDF
8位RISC微处理器核的参数化设计 被引量:4
4
作者 孙海平 高明伦 《微电子学与计算机》 CSCD 北大核心 2002年第1期23-26,共4页
文章分析了精简指令集的结构特征和嵌入式系统的应用需求,在设计出的8位RISC微处理器核的基础上,从指令集、存储空间等体系结构方面做了参数化设计和参数提取,讨论了硬件描述语言和运行于微处理器核上的程序对参数化设计的支持。参数化... 文章分析了精简指令集的结构特征和嵌入式系统的应用需求,在设计出的8位RISC微处理器核的基础上,从指令集、存储空间等体系结构方面做了参数化设计和参数提取,讨论了硬件描述语言和运行于微处理器核上的程序对参数化设计的支持。参数化的设计方法增强了IP核的灵活性和可重用性,可以在大批量设计片上系统的过程中充分使用参数化设计方法。 展开更多
关键词 微处理器 体系结构 精简指令集计算机 RISC 参数化设计
下载PDF
一种高速低功耗32位RISC微处理器的设计 被引量:1
5
作者 吉隆伟 李侠 +2 位作者 沈泊 李文宏 章倩苓 《系统工程与电子技术》 EI CSCD 北大核心 2003年第3期273-276,共4页
采用VLSI的实现方法设计了一种高速低功耗32位RISC微处理器(FDU32)。该处理器指令和接口均与ARM7TDMI兼容,通过采用新的流水线结构、冲突控制策略及低功耗的数据通路,使其在0.35靘 CMOS工艺条件下与传统ARM7TDMI相比,CPI减小11%,主频提... 采用VLSI的实现方法设计了一种高速低功耗32位RISC微处理器(FDU32)。该处理器指令和接口均与ARM7TDMI兼容,通过采用新的流水线结构、冲突控制策略及低功耗的数据通路,使其在0.35靘 CMOS工艺条件下与传统ARM7TDMI相比,CPI减小11%,主频提高67%,MIPS提高87%,数据通路功耗降低46%,仅芯片规模略有增加。此外,设计中还采取了多项措施以保证芯片工作的稳定性和鲁棒性。该处理器功能已通过FPGA验证。 展开更多
关键词 精简指令 微处理器 片上系统 低功耗 超大规模集成电路 VLSI FDU32
下载PDF
基于单片微处理器的应用系统的低功耗设计技术 被引量:4
6
作者 黄石红 高伟 陈勇 《工业控制计算机》 2001年第12期62-63,共2页
本文介绍了基于单片微处理器的应用系统的低功耗设计技术,从单片微处理器的选型、工作模式选择以及应用系统供电方式等方面展开了探讨。
关键词 单片微处理器 应用系统 低功耗设计 精简指令
下载PDF
基于微处理器核的媒体系统芯片结构设计
7
作者 周建 刘鹏 +1 位作者 梅优良 陈科明 《电视技术》 北大核心 2005年第12期25-27,31,共4页
围绕基于微处理器核的AAC解码器结构设计展开讨论,对IP定制、数据通路及存储设计进行了研究,并成功开发了一个基于微处理器核的MPEG-4AAC解码系统芯片。
关键词 片上系统 嵌入式微处理器 IP定制 数据通路 存储设计 高级音频编码
下载PDF
基于FPGA的32位RISC微处理器设计 被引量:4
8
作者 刘览 郑步生 施慧彬 《数据采集与处理》 CSCD 北大核心 2011年第3期367-373,共7页
提出了一种与MIPS32指令集兼容的32位RISC微处理器(HP-MIPS)的设计方法。在对经典的MIPS体系结构分析之后,对处理器的整体结构进行重新划分,通过增加流水线级数设计出一种拥有8级流水线的微处理器数据路径结构,并且对设计中由于增加流... 提出了一种与MIPS32指令集兼容的32位RISC微处理器(HP-MIPS)的设计方法。在对经典的MIPS体系结构分析之后,对处理器的整体结构进行重新划分,通过增加流水线级数设计出一种拥有8级流水线的微处理器数据路径结构,并且对设计中由于增加流水线级数而引入的流水线数据冲突问题给出了完整的解决方案。此外还设计了一种流水线结构的动态分支预测器用以解决微处理器分支冒险问题,其优点在于既能降低微处理器的CPI,同时又不会使流水线出现局部逻辑拥堵从而降低微处理器的主频。最后给出了设计的综合结果,并对该设计进行了软件仿真和硬件验证。在FPGA芯片上的运行时钟频率可达146.628 MHz。 展开更多
关键词 精简指令集计算机 微处理器 流水线 分支预测
下载PDF
32位RISC嵌入式微处理器流水线设计
9
作者 王丽霞 孙长秋 《电子测试》 2016年第10期1-2,8,共3页
介绍了一32位RISC嵌入式微处理器(取名为Moon Core)的5级流水线的结构,即取指&译码(IF&ID)、读寄存器堆(RF)、执行(EXEC)、访存(DMEM)和写回(WB),详细介绍了各个流水级的主要部件的设计并分析了流水线相关问题及解决办法。
关键词 微处理器 精简指令集计算机 流水线
下载PDF
16位嵌入式微处理器核的设计及验证 被引量:1
10
作者 姚爱红 孙盟哲 吴剑 《计算机工程》 CAS CSCD 北大核心 2010年第23期234-236,239,共4页
采用自顶向下方法,设计实现16位精简指令集计算机架构的嵌入式微处理器核HEUSoC-1,利用现场可编程门阵列片内的大量存储资源实现双端口存储器及零等待的指令和数据访问,从而保证指令的单周期执行。通过Verilog硬件描述语言实现微处理器... 采用自顶向下方法,设计实现16位精简指令集计算机架构的嵌入式微处理器核HEUSoC-1,利用现场可编程门阵列片内的大量存储资源实现双端口存储器及零等待的指令和数据访问,从而保证指令的单周期执行。通过Verilog硬件描述语言实现微处理器核的RTL级描述,编写计算斐波那契数列的测试程序验证了HEUSoC-1的正确性。在Xilinx Spartan-2芯片上的统计结果表明,HEUSoC-1的资源占用率较低,处理器最高频率约为22 MHz,适合于对功耗和性价比要求严格的嵌入式应用领域。 展开更多
关键词 嵌入式系统 微处理器 精简指令集计算机 VERILOG硬件描述语言 现场可编程门阵列
下载PDF
一种8bRISC微处理器的综合 被引量:1
11
作者 王志鸿 李桂宏 梁齐 《现代电子技术》 2004年第22期88-90,99,共4页
近年来 ,随着微电子技术的飞速发展 ,微处理器以其突出优点广泛应用于各个领域。微处理器 IP核的设计也随之成为业界关注的焦点。综合是进行微处理器 IP核设计的一个重要步骤。本文介绍一种 8b RISC微处理器的综合过程 ,着重论述 ROM,RA... 近年来 ,随着微电子技术的飞速发展 ,微处理器以其突出优点广泛应用于各个领域。微处理器 IP核的设计也随之成为业界关注的焦点。综合是进行微处理器 IP核设计的一个重要步骤。本文介绍一种 8b RISC微处理器的综合过程 ,着重论述 ROM,RAM模块的综合方法及与其他模块的接口问题。所使用的软件为 Synopsys的 Design Analyzer以及 Avan-ti!的 Rapidcompiler,综合库是中芯国际 0 .35μm的综合库。综合出的网表已通过门级验证。 展开更多
关键词 超大规模集成电路 片上系统 微处理器 精简指令 综合
下载PDF
16位嵌入式RISC微处理器设计 被引量:1
12
作者 雷少波 黄民 《微型机与应用》 2013年第7期13-15,19,共4页
设计了一款具有4级流水线结构的16位RISC嵌入式微处理器。针对转移指令,未采用惯用的延迟转移技术,而是通过在取指阶段增加相应的硬件结构实现了无延迟转移。采用内部前推技术解决了指令执行过程中的数据相关。同时通过设置相应的硬件... 设计了一款具有4级流水线结构的16位RISC嵌入式微处理器。针对转移指令,未采用惯用的延迟转移技术,而是通过在取指阶段增加相应的硬件结构实现了无延迟转移。采用内部前推技术解决了指令执行过程中的数据相关。同时通过设置相应的硬件堆栈实现了对中断嵌套和调用嵌套的支持。整体系统结构采用VerilogHDL语言设计,指令系统较完善。在软件平台上的仿真验证初步表明了本设计的正确性。 展开更多
关键词 微处理器 流水线 精简指令 现场可编程门阵列 嵌入式系统
下载PDF
在ARM微处理器上实现Rijndael加密算法 被引量:1
13
作者 白广文 段卫然 俞建新 《单片机与嵌入式系统应用》 2005年第7期20-22,共3页
使用UPNETARM300嵌入式实验系统,在ARMSDT2.51集成开发环境下,建立并编译基于μC/OSII操作系统的工程文件;用ARM汇编子程序调用方法,在嵌入式微处理器上实现高级加密标准Rijndael算法,并比较在ARM处理器上调用ARM汇编程序与C程序两种实... 使用UPNETARM300嵌入式实验系统,在ARMSDT2.51集成开发环境下,建立并编译基于μC/OSII操作系统的工程文件;用ARM汇编子程序调用方法,在嵌入式微处理器上实现高级加密标准Rijndael算法,并比较在ARM处理器上调用ARM汇编程序与C程序两种实现方式的效率。 展开更多
关键词 RIJNDAEL加密算法 ARM微处理器 RIJNDAEL算法 嵌入式微处理器 集成开发环境 高级加密标准 ARM处理器 μC/OS 汇编子程序 实验系统 工程文件 操作系统 调用方法 汇编程序 C程序 编译
下载PDF
PowerPC RISC微处理器 被引量:1
14
作者 马荣彪 《电光与控制》 1995年第4期41-45,共5页
本文简要介绍了PowerPC系列RISC微处理器的体系结构、性能、工艺以及与当前几种常用处理器的比较。
关键词 RISC 微处理器 精简指令集电脑
下载PDF
64位微处理器体系结构发展回顾和展望(上)——2002年全国计算机体系结构学术会议技术报告
15
作者 张报昌 《电子科技》 2002年第23期30-36,共7页
本文从回顾和分析64位微处理器历史、现状、未来发展出发,说明Intel和HP合作开发的IA-64EPIC体系结构IPF系列的先进性和开放性以及发展潜力,它将要取代64位RISC芯片成为未来系统设计和企业应用的主流平台。
关键词 体系结构 微处理器 2002年全国计算机体系结构学术会议 技术报告 IA-64指令 精简指令 RISC
下载PDF
西安交大制成高性能浮点RISC微处理器
16
《高科技与产业化》 2004年第12期15-15,共1页
西安交通大学电子与信息工程学院教授邵志标和研究生孙海君、唐明哲等,最近研究成功集成度约300万晶体管的32位高性能浮点精简指令系统计算机(RISC)微处理器。该成果具有完全自主知识产权,性能拓展和应用前景广泛,可满足航天系统高性... 西安交通大学电子与信息工程学院教授邵志标和研究生孙海君、唐明哲等,最近研究成功集成度约300万晶体管的32位高性能浮点精简指令系统计算机(RISC)微处理器。该成果具有完全自主知识产权,性能拓展和应用前景广泛,可满足航天系统高性能CPU体系等方面应用的需求。 展开更多
关键词 RISC微处理器 浮点 精简指令系统 CPU 计算机 制成 集成度 西安 需求 信息工程
下载PDF
网络处理器Intel IXP1200应用 被引量:4
17
作者 张钢钢 白英杰 徐媛 《电子产品世界》 2001年第9期64-65,共2页
网络处理器是近年来新出现的一类专用于网络通信设备中的微处理器芯片,它综合了RISC芯片和 ASIC的优点。本文介绍了网络处理器技术和Intel公司IXP1200芯片的结构及应用特点.同时分折了提 高处理性能的关键。
关键词 网络处理器 精简指令集电路 嵌入式系统 IntelIXP1200 微处理器
下载PDF
基于高级精简指令系统处理器的无创持续气道正压通气呼吸机的评价
18
作者 刘华珠 王华 +5 位作者 岑仲然 唐颖 谭晓莹 刘占国 卢毅荣 周健 《中华生物医学工程杂志》 CAS 2013年第1期51-54,共4页
目的设计一种基于高级精简指令系统处理器(ARM)的无创持续气道正压(CPAP)通气呼吸机,并评价其性能。方法设计和构建CPAP呼吸机,以4例健康人为实验对象,德国德尔格RespiCare CV尤创通气呼吸机作对照,验证新设计的呼吸机性能。对... 目的设计一种基于高级精简指令系统处理器(ARM)的无创持续气道正压(CPAP)通气呼吸机,并评价其性能。方法设计和构建CPAP呼吸机,以4例健康人为实验对象,德国德尔格RespiCare CV尤创通气呼吸机作对照,验证新设计的呼吸机性能。对比两种呼吸机压力输出的稳定性、漏气补偿能力和对呼吸做功的影响。结果成功构建CPAP呼吸机。实验设计的CPAP呼吸机压力输出在2~25cm H20(1cm H20=0.098kPa)范周内可调,输出压力稍高于设定值。当CPAP水平分别设为4、8和12ClIIH:O时,实际测定的健康人气道压力均值分别为(4.35±0.32)、(9.65±0.12)和(14.07±0.36)cmH20,高于对照呼吸机实际测定的健康人气道压力[(4.27±0.08)、(8.04±0.02)和(12.07±0.36)cmH20](均P〈0.05)。漏气实验显示设计的呼吸机CPAP水平下降了(2.41±0.03)cm Hz0,高于对照呼吸机下降幅度(0.29±0.01)cm H20(P〈0.05)。当CPAP水平分别为4、8和12cmH20时,实验没计的呼吸机对健康人呼吸做功分别为(5.93±0.39)、(6.81±0.51)和(9.05±0.40)cmH:O/L,也高于对照呼吸机对健康人呼吸做功[(4.41±O.77)、(2.16±0.12)和(4.80±0.31)cm H20/L](均P〈0.05)。结论基于ARM处理器的无创CPAP呼吸机压力输出高于设定值,在漏气补偿和减少呼吸做功方面略显不足,然而新设计呼吸机的性能基本达到了临床使用的要求。 展开更多
关键词 无创通气 连续气道正压通气 高级精简指令系统处理器 呼吸机
原文传递
Xtensa可配置处理器及其自动化开发工具
19
作者 李冉 《今日电子》 2006年第8期54-57,共4页
关键词 32位微处理器 XTENSA 可配置 开发工具 20世纪80年代 自动化 20世纪70年代 20世纪90年代 精简指令 RISC
下载PDF
嵌入式系统高级编程语言技术分析 被引量:3
20
作者 李林功 李继凯 谷金宏 《单片机与嵌入式系统应用》 2001年第9期5-10,共6页
随着嵌入式技术的普及推广,嵌入式系统高级语言编程势在必行。然而,人们在选择语言系统时往往具有很大的随意性。对价格、获取方便性等因素考虑较多,而对语言本身的技术因素考虑较少。文章从嵌入式系统高级编程语言特点入手,对高级语言... 随着嵌入式技术的普及推广,嵌入式系统高级语言编程势在必行。然而,人们在选择语言系统时往往具有很大的随意性。对价格、获取方便性等因素考虑较多,而对语言本身的技术因素考虑较少。文章从嵌入式系统高级编程语言特点入手,对高级语言的基本性能作简要总结,对目前比较流行的几种嵌入式系统编程语言——Ada、C/C++、Modula-2的基本技术性能进行分析比较;对Java作简要介绍。 展开更多
关键词 嵌入式系统 高级语言 编程特点 微处理器
下载PDF
上一页 1 2 5 下一页 到第
使用帮助 返回顶部