基于FPGA的数据高速串行通信实现

新时代背景下,海量数据信息的出现,使得现有通信系统的数据处理难度增大,数据通信带宽面临更大挑战。传统并行传输模式已经很难满足当前数据处理和通信要求,需要加强对数据传输效率的提高。通过对串行链路系统的合理运用,对传统并行链路系统加以取代,数据传输的压力能得到缓解。基于此,本文即围绕数据高速串行通信展开,在对FPGA设计流程介绍的基础上,重点分析基于FPGA的数据高速串行通信设计,并对设计方案进行验证。

基于DSP和FPGA的运动控制器高速串行通信设计

文章简要介绍了以ARM为主控制器,DSP+FPGA为从控制器(运动控制器)的主从式高性能数控系统,在综合比较主从控制器各种通信方案优缺点的基础上,提出了一种基于RS-485的高速串行通信方案。利用现场可编程门阵列(FPGA)芯片,完成多通道异步收发器(UART)的扩展及其收发双缓冲先进先出(FIFO)存储器功能设计;利用DSP完成串行通信软件设计。由DSP控制UART在3.125Mbps波特率下稳定工作,实现了主从控制器之间的高速串行通信。实验结果表明所设计的方案能够满足数控机床主从控制器之间的通信要求。

RS422高速串行通信在AT91RM9200上的实现

针对当前专用RS422设备不能直接移植到AT91RM9200上的问题,利用AT91RM9200芯片上的USART模块,设计开发了RS422高速串行通信模块及其硬件接口电路,并设计了该模块的软件。文中通信模块软硬件的设计,解决了RS422在AT91RM9200上直接移植的问题。在本通信模块的软件设计中,引入了快速CRC冗余校验算法,极大地降低了误码率,提高了通信的可靠性。目前该模块已成功应用于某型导弹导引头等效器的设计中。

基于PCI总线的高速串行通信模拟系统的设计与实现

作为一个高性能的外设接口,PCI总线非常适于各类高速外设板卡的开发。为完成实验室中指控计算机与各分系统之间的高速串行通信,设计并实现了基于PCI总线的高速串行通信模拟系统。它主要由高速串行通信板和相应的驱动软件组成,利用通信板上固化的汇编程序初始化设备和实现HDLC协议的通信控制,借助设备驱动开发软件WinDriver,在VC的编程环境下编写了通信模拟系统的驱动控制程序,给出了基于PCI总线的高速串行通信模拟系统的设计与实现。

高速串行通信系统设计中的信号完整性分析

高速串行通信系统用于高实时性、高可靠性的底层设备间的数据通信,因此系统设计中一个重要的技术难题就是如何保证信号的完整性。作者根据实际开发经验,提出了高速串行通信系统设计中保证信号完整性的具体措施。

基于FPGA的高速串行通信接口研究

针对主从式结构的高速串行通信需求,设计一种基于现场可编程逻辑阵列(FPGA)的高速串行通信接口方案,由FPGA实现双缓冲先进先出(FIFO)存储器及多通道异步收发器(UART)的扩展等通信接口功能,根据主从控制器间的通信协议完成串行通信软件设计,由ARM控制UART在3.125Mbps波特率下稳定工作,满足了主从控制器之间的高速串行通信要求。

基于FPGA的高速串行通信嵌入式系统的研究与设计

介绍基于IBM PowerPC 405硬核的嵌入式系统的构建,分析基于嵌入IBM Power PC405硬核的Virtex-II系列FPGA设计的通信嵌入式系统的系统架构,并实现系统设计,最后下载到Virtex-II Pro板上的Prom芯片上。测试结果显示,系统结构紧凑,工作可靠稳定,实现了通信嵌入式系统。在Windows 2000环境下,传输速率约4MB/秒。

航电系统高速串行通信中的抖动分析研究

基于机载航电系统高速串行通信的基本架构介绍了抖动的分类和抖动分析常用的方法。结合实际情况对某案例进行测试和分析,通过眼图、直方图和浴盆曲线分析找出抖动的根源并给出解决方案,达到了预期的效果。本文所介绍的方法可以广泛应用于航电系统以及其他领域的高速串行通信中的抖动分析。

基于FPGA的高速串行通信在电力推进控制系统中的应用

本文介绍了一种优化时钟差分曼彻斯特编码的编码方法,并分析了其在高速串行通信中的实际应用价值。通过V H D L编程实现上述方法的编码、解码功能,完成了在Q u a r t u s I I环境下的仿真验证。通过在F P G A硬件设备上的实际测试,验证了其可行性和可靠性。通过对多种现有串行通信协议的研究,并在借鉴I E C 6 0 0 4 4-8通信规约的基础上提出了一种自定义协议。协议在编码效率和编程复杂度方面得到一定的平衡。通过与传统串行通信方式比较并结合电力推进控制系统的现状和性能需求,分析了其在电力推进控制系统中应用的可行性,并完成了实验验证。

基于RocketIO高速串行回环通信的实现

当前高速串行通信应用广泛,但开发周期较长,且系统的稳定性、可靠性难以保证,文中研究了基于RocketIO高速串行回环通信的实现,在Xilinx的开发环境ISE中实现该设计,利用误码率分析仪(IBERT)分析该设计误码率低,故可以确保该设计的稳定性和可靠性,且该设计开发简单,具有较强的扩展性,并有助于高速串行通信的实现。

基于光纤和FPGA的高速串行实时通信总线设计

高速串行的实时通信是CNC控制技术的发展方向和研究热点。本文介绍了自主研发的高速串行实时通信总线,其中重点阐述了总线的硬件架构设计,对总线通信协议和总线驱动程序开发做了简要介绍。并在实际数控系统中检验了总线的有效性。

高速串行系统码间干扰及等效电压噪声

为了研究码间干扰(ISI)对高速串行系统的影响以及不同均衡方式消除码间干扰的性能,在分析码间干扰产生机制的基础上,建立基于传输线的等效电路模型,计算码间干扰的概率密度函数,给出码间干扰的等效电压噪声解析式.根据码间干扰概率分布估算等效电压噪声,与基于矩阵分解的估算结果进行对比,验证了等效电压噪声的有效性.建立高速串行通信系统的抖动模型,采用等效电压噪声的抖动衡量方法,对比了采用不同均衡方式消除码间干扰的效果,给出新的均衡性能评价指标,讨论了等效电压噪声指标与传统指标的关系及适用范围.

基于有限状态机的高速串口通信收发器的FPGA设计

针对在多任务操作系统环境下串口通信实时性和高速性受到影响的问题,提出一种基于有限状态机的高速串口通信收发器的FPGA实现方法。串口通信收发器由波特率发生器、发送模块、接收模块和控制与状态四个模块构成,波特率发生器使用锁相环对输入时钟进行倍频和分频;接收模块和发送模块分别使用一个四状态和两状态的有限状态机实现。仿真和实测结果表明,设计的FPGA串口收发器模块电路工作稳定,速度可以达到3 Mbit/s。由于FPGA的高度并行性和有限状态机的稳定性,使用有限状态机实现的FPGA高速串口通信收发器在工业应用中能保证高速串行通信的实时性和可靠性。

Virtex-6 FPGA的三种串行通信协议测试及对比

本文针对较为常用的Aurora 8B/10B、PCI Express 2.0和Serial RapidIO 2.0三种协议进行测试及对比分析。首先搭建了基于Virtex-6FPGA的高速串行协议测试平台;然后设计并分别实现了三种协议的高速数据通信,测算了协议的实际传输速率;最后结合测试结果,从协议层次结构、链路数目、链路线速率、数据传输方式、协议开销、拓扑结构、设备寻址方式、应用领域等方面对三种协议进行了比较,可为三种协议的选用、测试和工程实现提供参考。

高速串行数据通讯电路设计及应用

介绍了Hotlink协议芯片CY7B923/933的性能特点、内部结构、工作原理和工作方式;设计了由CY7B923/933组成的高速串行数据通讯电路,详细讨论了耦合电路、偏置电路、匹配电阻、波形观测等关键性问题;并分别用同轴电缆和双绞线对电路进行了传输速率为330Mpbs的图像数据的传输测试;实验结果表明,传输过程稳定可靠,没有发生解码错误;CY7B923/933芯片可以方便地实现Hotlink协议,非常适用于工作站、服务器、海量存储、图像和视频传输等方面的应用。

一种NanEyeM微型高速串行图像传感器解码方法

为解决NanEyeM微型图像传感器高速异步串行数据解码困难和无法直接输出RGB图像的问题,提出了一种基于动态脉宽匹配、边沿跟随的数据解码算法,该算法在对数据进行解码的同时可将Bayer图像转换为RGB图像,实现了串行图像传感器直接输出RGB图像的功能。实验表明,通过该算法可以正确稳定地对NanEyeM图像传感器的数据进行采集、解码及进行图像格式转换,为进一步推广基于该微型图像传感器的应用提供了解码方法。

国产化实时通信中间件DDS的跨平台实现和优化技术

由于数据分发服务(DDS)一方面定义了以数据为中心的发布/订阅模型,允许应用程序实时地发布信息,并订阅所需要的信息;另一方面还提供了异步、松耦合、实时可靠数据分发服务质量(QoS)服务。所以,DDS适用于性能要求高、可预见性强的军用实时关键任务领域。文中针对全国产化 DDS 产品ZRDDS,从处理器、操作系统、通信方式的差异性屏蔽方法给出了跨平台实现策略,并以国产化华睿2号处理平台为例,对关键路径进行瓶颈分析,找出优化点,同时针对硬件平台的特性给出优化方法。文中所述技术具有普适性,适用于各类通信中间件的设计,优化后的通信中间件 ZRDDS 可广泛应用于各类军用即时分布式系统。

高速多通道时域宽带数字波束形成器设计

针对宽带相控阵雷达海量数据传输和数字多波束形成计算量大的需求,提出了基于任意时延滤波器的宽带数字波束形成算法,设计实现了一种基于该算法的高速多通道宽带数字波束形成器。该DBF采用高速串行接口、FPGA并行计算和模块化程序结构的设计思路,具有传输带宽大和实时性强的特点。测试结果表明:设计的DBF作为宽带数字多波束形成工程应用的初步探索,具有良好的性能。

Virtex-5 GTP和Virtex-6 GTX间匹配通信研究及应用

针对Virtex-5 RocketIOTMGTP和Virtex-6 RocketIOTMGTX之间的差异性,需对预/去加重和接收均衡值、接收终端电压以及发送差分电压值等参数作出灵活调整,才能适应二者间的数据通信。利用ChipsCope Pro_IBERT测得的实际通信参数来设置GTP/GTX的收发端,再通过自定义通信协议定义数据帧结构,设计出一种新的RocketIO数据收发接口控制器。分析了接收端高频时钟的不稳定以及漂移等不确定性因素引起的前后字节错位的现象,并在自定义协议中加入了数据错位校正模块,大大降低了数据传输误码率。通过实验表明:Virtex-5 RocketIOTMGTP和Virtex-6 RocketIOTMGTX间可实现数据的高速串行匹配通信,同时该数据收发接口控制器具有数据传输稳定、误码率低、通用性好等优点。

Virtex-5 GTX与Virtex-7 GTH间通信应用

基于Xilinx的高速串口协议进行通信匹配,针对Virtex-5GTX和Virtex-7GTH之间的差异性,需要对预加重、接收均衡值、接收终端电压以及发送差分电压等参数进行调整,才能保证二者之间数据正确收发.利用IBERT测得的实际通信参数来设置GTX/GTH的收发端,并加入时钟校准模块屏蔽接收端由于时钟相位偏移而引起的差异,从而大大地提高了数据链路传输的稳定性.实验结果表明:Virtex-5GTX与Virtex-7GTH间可以实现数据的高速串行通信,串行收发器的数据误码率达到10-12以下,单通道速率为2.5Gb/s,16通道的总传输速率达到40Gb/s.