高速串行通信系统设计中的信号完整性分析

高速串行通信系统用于高实时性、高可靠性的底层设备间的数据通信,因此系统设计中一个重要的技术难题就是如何保证信号的完整性。作者根据实际开发经验,提出了高速串行通信系统设计中保证信号完整性的具体措施。

基于PCI总线的高速串行通信模拟系统的设计与实现

作为一个高性能的外设接口,PCI总线非常适于各类高速外设板卡的开发。为完成实验室中指控计算机与各分系统之间的高速串行通信,设计并实现了基于PCI总线的高速串行通信模拟系统。它主要由高速串行通信板和相应的驱动软件组成,利用通信板上固化的汇编程序初始化设备和实现HDLC协议的通信控制,借助设备驱动开发软件WinDriver,在VC的编程环境下编写了通信模拟系统的驱动控制程序,给出了基于PCI总线的高速串行通信模拟系统的设计与实现。

高速串行系统码间干扰及等效电压噪声

为了研究码间干扰(ISI)对高速串行系统的影响以及不同均衡方式消除码间干扰的性能,在分析码间干扰产生机制的基础上,建立基于传输线的等效电路模型,计算码间干扰的概率密度函数,给出码间干扰的等效电压噪声解析式.根据码间干扰概率分布估算等效电压噪声,与基于矩阵分解的估算结果进行对比,验证了等效电压噪声的有效性.建立高速串行通信系统的抖动模型,采用等效电压噪声的抖动衡量方法,对比了采用不同均衡方式消除码间干扰的效果,给出新的均衡性能评价指标,讨论了等效电压噪声指标与传统指标的关系及适用范围.