板级高速互连线的物理特征优化方法

针对板级高速互连线的物理特征优化问题,采用非支配排序遗传算法Ⅲ(NSGA-Ⅲ)、推拉搜索算法(PPS)和TIGE2算法对其进行优化,主要针对板级高速互连线信号完整性的反射、串扰和损耗的多目标优化问题,并结合实际工程设计时的生产工艺、性能要求和材料成本设定了多个约束条件。对比优化前起始结构的目标函数和三种遗传算法优化结构的目标函数,结果显示,三种遗传算法都可以用于处理板级高速互连线的物理特征优化问题,其中NSGA-Ⅲ优化结构的目标函数总和最小,算法的运算时间较短,在实际的工程设计中更具备指导意义。

基于天河2高速互连网络实现混合层次文件系统H^2FS高速通信

高效通信性能是影响并行文件系统性能与效率的重要因素.该文基于TH-2系统的高性能互连网络——天河2高速互连网络(TH-Express 2),设计并实现了混合层次文件系统H^2FS中的高速通信模块FSE.FSE采用了TH-Express 2的短报文通信MP和远程内存访问RDMA相结合的方式,实现客户端与ION的通信.FSE采用基于动态链表的内存注册池减少通信延迟,提高通信效率.基于可变信用的流量控制,FSE有效降低系统出现拥塞的可能性,提高系统的可扩展性和稳定性.为了充分利用多核处理器的并发处理能力以及多RDMA引擎的传输能力,FSE对报文传输和数据处理功能采用了多维多线程方式,提高数据访问带宽.FSE的自适应端点管理针对通信端点容错能力设计,提高了系统弹性,有助于增强系统稳定性.FSE实现优化了数据传输效率,实现了低延迟、高带宽、高可扩展数据访问.在两个不同实际系统上的测试结果表明,FSE可以充分发掘TH-Express 2的特性,点点数据访问带宽可达8.6Gbps,使得H^2FS具有较高的数据访问带宽和元数据性能,并具有良好的可扩展性.同基于TCP的通信模块实现相比,FSE的读写延迟可低至55%和20%,最大单ION写性能是其3.3倍;同Lustre文件系统相比,FSE更好地利用了高速网的特性来获取较高性能,写延迟可低至其28.6%.

集群高速互连网络分析

集群是当今高性能计算领域的重要发展方向,高速互连网络是构建高性能集群系统的关键技术,它是影响集群系统整体性能的关键因素。本文对几种用于集群互连的高带宽、低延迟高速互连网络进行了分析与比较,最后指出了高速互连网络的未来发展。

高速互连中信号完整性测试单元分析

介绍了高速互连中的信号完整性故障,主要探讨了由NMOS和PMOS管组成的内建高速互连检测单元,该单元用于对高速互连中的信号完整性故障进行测试。主要对已提出的2种故障检测单元进行了对比,分析了它们在信号完整性故障测试方面的不同特点,并用Hspice在有无噪声情况下进行了仿真,在理论分析和仿真结果方面显示了良好的一致性。

基于传递函数的高速互连线串扰分析

针对互连线系统在高速信号激励下产生的串扰问题,导出高速互连线的时域分布参数系统模型,建立从激励电压到攻击线末端和受害线两端电压相应的传递函数,从系统的角度研究串扰噪声问题。仿真结果表明了该方法的有效性,与数值方法相比更具有一般性。

不完整地参考面对高速互连耦合及串扰的影响分析

为了研究非理想返回路径对耦合/串扰等信号完整性问题的影响,主要基于实验测试,并结合理论分析就不完整地参考面对高速互连线间耦合及具有共同返回路径的高速互连线间串扰的影响进行了理论和实验研究.实验结果表明:不完整地参考面的槽缝对微带线间耦合的影响至少增加了15dB;而在槽缝中设置旁路电容之后,线间耦合至少改善了15dB以上;不完整地参考面的槽缝使微带线间的串扰最多时增加了30dB.因此高速互连线要获得良好的信号品质,保持传输线特性阻抗的连续性(保持互连线下方的参考面连续),尽量缩短地参考面电流返回路径,避免共同的信号返回路径是关键.由此总结出降低不完整地参考面高速互连线间耦合及串扰的设计规则.

高速互连渐进式串扰故障激励测试模型研究

建立了高速互连系统几何结构的形式化描述,提出了串扰故障激励的主次因素原理、攻击生效原理和对称原理,深入研究了基于正交设计的主次因素分析及渐进式串扰故障激励测试模型.该模型在考虑了互连几何特征的基础上,采用了渐进式测试矢量生成及施加,对生成的测试矢量立即进行故障检测及判断,从而可以大大减少测试矢量数,并节省测试时间.最后进行了仿真验证.结果表明,该测试模型与现有的多跳变故障模型、半跳变故障模型相比,在保证故障覆盖率的情况下,紧凑性指标更小,测试时间更短,测试的故障类型更多,可以更加有效地进行非理想互连系统的串扰故障激励测试.

网孔状地参考面上高速互连的信号完整性分析

本文主要基于实验研究,并结合三维全波电磁和电路系统仿真在频域和时域对高速多层PCB板中网孔状接地层或电源层上高速互连的信号完整性性能进行了测试和仿真分析,并对网孔状地参考面的周期性结构所呈现的频率带通(带阻)特性进行了理论分析.指出,参考面中的网孔会对跨越网孔的信号线传输特性产生较大扰动,甚至在信号频谱范围内产生局部的阻带,影响高速信号传播.最后,给出了网孔状地参考面高速互连的设计规则.

高速互连总线结构中多平行传输线间的串扰分析与控制

随着数字芯片和系统的时钟频率不断提高,串扰成为高速互连系统设计、分析中不容忽视的严峻问题。为研究串行总线结构中多平行传输线间串扰的影响,分析了电信号传输时串扰产生的机理,采用信号完整性分析软件Hyperlynx,构建了三平行传输线串扰模型和总线电路模型,研究了不同模型中控制多平行传输线间串扰噪声的方法。仿真验证结果表明,增加传输线间距、减小介质层厚度、进行端接匹配可以明显减小平行传输线间的串扰。最后提出了减小总线电路模型中抑制串扰噪声干扰的相应措施。

并口EPP模式下的双机高速互连

分析了利用并行口进行双机互连的传统方法的缺点,提出了利用增强并行口进行双机互连的方法;介绍了并行口EPP模式的协议,给出在并口EPP模式下进行双机高速互连的电缆连接方法和软件编程的要点;将本方法和其它各种双机互连方法进行了对比并给出结论.

多路高速互连信息处理系统及其FPGA实现

针对复杂嵌入式计算领域对多通道数据传输的速率和规模需求越来越高,给出了一款基于VPX的多路高速互连信息处理系统的整体原理设计;该系统的核心组件有3片FPGA、1片PPC和1片SRIO,为了实现板内外多路10 Gbps高速信号通信,利用高性能FPGA的大量高速收发器,进行了合理的功能设计、GTH时钟设计和主机端加载设计;最后FPGA板内板间GTH测试表明,该系统很好地实现了板间96路10 Gbps高速数据信号接收、56路10 Gbps高速数据信号发送、12路10 Gbps高速数据光信号发送、板内32路10 Gbps高速数据信号互连;该系统具有高集成度、高带宽、高速率等特点,经实验测试,其性能稳定,具有良好的实践效果。

用SQP时域优化高速互连线电路

提出了一个基于特征法传输线网络建模和灵敏度分析的非线性高速互连线电路的时域优化设计方法 .考虑到高速互连线电路设计的特性 ,一般其最优值只是在初值的较小邻域 ,提出用改进的序列二次规划法 SQP优化方法保证了算法的整体收敛性及局部超一次收敛性 .介绍了用于优化内循环的特征法传输线建模和灵敏度分析 .最后 ,用两个例子证明了方法的可行性 .

基于偏心Preissmann格式的高速互连线分析

将偏心Preissmann格式应用于高速电路互连线分析,导出一种互连线离散模型.通过调整偏心参数,可以获得二阶精度的差分格式.数值仿真表明,该方法能够应用于一般互连线的瞬态分析,改善间断之后的数值扰动现象,并与特征法进行了比较,说明了方法的有效性.

高速互连线间的串扰规律研究

信号完整性中的串扰问题是目前高速电路设计中的难点和重点问题。利用高速电路仿真软件HSPICE和MATLAB软件,对高速电路中的互连线串扰模型进行了仿真分析,总结了三种变化因素下互连线间的串扰规律,对部分串扰规律进行了探索性的研究。

高速互连线CAD技术研究

采用边界积分方程结合矩量法计算高速互连线电磁参数，讨论了版图关键互连线提取技术和互连的ＳＰＩＣＥ模型建立技术，并用ＳＰＩＣＥ简要分析了互连线效应。

高速互连设计中耦合微带线间的串扰分析

在高速互连设计电路中,耦合微带线间的串扰是影响电路性能和稳定性的主要因素.为了降低线间串扰,添加有接地过孔的防护线对减小串扰起到了很好的作用.在维持3条线(防护线和两条微带线)中两两之间的中心距不变的情况下,加大防护线的宽度,可有效减小线间的远端和近端串扰.利用FDTD方法对该结构进行模拟,给出了接地孔的有效放置方法.

基于BiFIFO的多DSP高速互连系统设计

在由TMS320C6701组成的多DSP并行信号处理系统中,DSP片间的互连性能成为系统性能的关键指标。本文从硬件和软件两个方面讨论了基于BiFIFO的DSP间高速互连的设计方案。

若干因素下的高速互连线间的串扰规律研究

信号完整性中的串扰问题是目前高速电路设计中的难点和重点问题。利用高速电路仿真软件HSPICE和MATLAB软件对高速电路中的互连线串扰模型进行了仿真分析，总结了三种变化因素下互连线间的串扰规律，对部分串扰规律进行了探索性的研究。

基于RapidIO和存储映射的高速互连网络

分析当前高速互连网络中同时存在的TCP/IP,GAMMA,InfiniBand,SCI等技术的实现机制,介绍RapidIO高性能总线技术。研究RapidIO协议和MPC8548处理器的相关技术,提出在RapidIO高速互连网络中实现存储映射的通信技术解决方案。

高速互连设计中串扰噪声的抑制策略研究

在高速互连设计中,信号完整性问题越来越突出,愈来愈严重的信号噪声已经成为不可避免的问题。分析了串扰仿真模型的优化方法,重点研究了耦合长度与饱和长度比例对近端串扰的影响、开关信号上升时间对远端串扰的影响和紧耦合微带线串扰模型的端接控制。运用信号完整性分析软件Hyperlynx建立仿真模型,对影响串扰的各种因素进行仿真分析,并总结其抑制和改善的方法,最后提出高速互连设计中减小串扰噪声的策略。