先进先出(FIF0)存储器技术在高速数据采集中的应用

本文作者介绍了先进先出 (FIF0 )存储器作为数据高速缓冲器在高速数据采集电路中的应用 ,并给出了以 51系列单片机作为控制器的应用电路。这种技术不仅满足了高速数据采集电路中数据高速存储的需要 。

高速大容量FIFO缓冲存储器设计

为满足凹印制版设备嵌入式系统中大规模图像数据高速处理、传输和存储的需求,提出了一种新的集成FIFO结构缓冲存储器的设计方案。首先简要介绍了FIFO存储器的发展现状以及在设备嵌入式系统中的重要作用;然后对采用CPLD和SRAM集成FIFO存储器的方法进行了重点分析,其中包括系统硬件结构设计和基于VHDL语言的系统软件模块设计;最后利用quartusⅡ8.0硬件仿真工具进行FIFO的读写时序仿真和性能测试。实验结果表明,所设计的集成FIFO存储器传输速度高、存储容量大,具有较高的灵活性和可重构性。

高速FIFO存储芯片IDT7207在虚拟逻辑分析仪设计中的应用

IDT72 0 7是IDT公司生产的新型先进先出 (FIFO)双端口存储器 ,它具有 32k× 9bit的存储容量 ,外围电路简单 ,不需要地址发生器 ,它由标志控制位来控制其读写操作 ,因而其接口简单、方便 ,能对大容量的数据进行高速缓存。介绍了它的特点和功能 ;并分析了其字深与字长的扩展方法 ;给出了它在数据采集中的应用 ;另外还给出了在设计的虚拟逻辑分析仪中 ,IDT72 0

增强型并行端口EPP与FIFO存储器IDT7201的接口电路及编程

针对并行端口设备开发的趋势及特点，提出了增强型并行端OEPP扩展的方案。在介绍了先进先出（FIFO）存储器IDT7201的基本原理之后，设计TIDT7201与EPP的接口电路，详细阐述了Windows3．x／95／98环境下通过EPP对FIFO存储器的编程步骤和方法。采用本文的设计解决了系统和并行喘口设备间进行数据传输时相互协调及同步的难题，实现了并行端口的高速双向数据传输。

高速FIFO存储芯片M67204在高速数字图像采集中的应用

M67204是Atmel公司生产的一种先进先出(FIFO)双端口存储器,可异步读、写,具有4Kb×9的容量,外围电路简单,不需要地址发生器,由地址标志位控制其读、写操作,因而其接口简单、方便。另外,M67204功耗很低,在很广泛的温度范围下都能够保持15ns的数据获取速度,能够对高速数据进行缓存。本文对M67204的特点和功能进行初步的介绍,并且给出了利用两片芯片组成乒乓缓冲器在高速图像数据采集系统中的应用方法。

瑞萨推出高速同步存储器R8A66120FFP和R8A66120FFA

瑞萨科技日前发布了两个型号的大容量8Mb FIFO(先进先出)存储器，分别为100管脚的R8A66120FFP和48管脚的R8A66120FFA，其100MHz的操作能力可应用于W-CDMA和类似的基站、诸如彩色复印机的OA设备及数字家用电器等。

高速CCD图像数据存储技术

介绍了一种高速CCD图像数据的实时存储方法 利用FIFO缓存器使CCD输出的高速数据流和低速存储介质二者的速度匹配 ,将多路高速大容量图像数据实时记录到了存储介质中 ,为后期的图像恢复和图像处理提供了原始数据

基于DDR2 SDRAM的高速大容量异步FIFO的设计与实现

为了解决高速实时系统中海量数据的缓存问题,提出了一种基于DDR2 SDRAM的高速大容量异步FIFO设计方案。首先介绍了DDR2 SDRAM控制器和片上FIFO的原理与实现方法,基于DDR2 SDRAM的高带宽和分时复用技术设计了FIFO控制器的工作机制,最后深入分析了FIFO控制器各部分的工作原理并对其进行了实验。经过测试,基于DDR2 SDRAM的FIFO实现了最高475MHz的总线速率,8～256位的总线位宽,2GB最大数据容量。该FIFO可以解决高速海量数据缓存的问题,在工程应用中有显著的参考价值。

基于USB总线的高速数据采集存储测试系统的设计

本系统采用USB接口芯片CY7C68013来完成采样控制并与PC机应用程序完成通信功能,由应用程序完成用户命令及数据显示。分别从方案设计、硬件实现、数据采集及存储等方面进行了详细研究和描述。之后,对大容量的FLASH存储器操作过程也进行了详细介绍。

FIFO存储缓冲芯片IDT7203的原理及应用

文章详细介绍了IDT公司生产的新型先进先出异步CMOSFIFO存储寄存芯片IDT7203的组成结构、功能原理和运行方式 ,分析了它的字长和字深的扩展方法。给出了IDT7203芯片在虚拟示波器硬件系统设计中的应用方法。

基于FPGA的高速数据采集分析系统的设计

为了实现对模拟量的高速采集与快速傅里叶分析,提出了一种基于FPGA的高速数据采集分析系统的设计方案,系统采用Cyclone系列FPGA配合高速A/D转换器,并使用了Altera公司的定制快速傅里叶分析集成核,通信与上位机采用RS 232串行通信标准协议配合基于Matlab GUI的上位机分析软件,并对多组高频模拟信号进行了高速数据采集与快速傅里叶分析实验,同时在上位机分析软件中实时显示出分析结果。实验结果验证了快速傅里叶分析理论,实现了低成本、高性能数据采集分析系统的设计完成。

基于FPGA的高速采样缓存系统的设计与实现

为了提高高速数据采集系统的实时性,提出一种基于FPGA+DSP的嵌入式通用硬件结构。在该结构中,利用FPGA设计一种新型的高速采样缓存器作为高速A/D和高性能DSP之间数据通道,实现高速数据流的分流和降速。高速采样缓存器采用QuartusⅡ9.0软件提供的软核双时钟FIFO构成乒乓操作结构,在DSP的外部存储器接口(EMIFA)接口的控制下,完成高速A/D的数据流的写入和读出。测试结果表明:在读写时钟相差较大的情况下,高速采样缓存器可以节省读取A/D采样数据时间,为DSP提供充足的信号处理时间,提高了整个系统的实时性能。

高速同步FIFO存储器在数字信号源中的应用

CY7C4245是一种带有数据重发功能的高速FIFO芯片。文章介绍了它的特点、性能及用法,并以它为核心,利用其数据重发功能设计实现了高速数字信号源。

基于USB2.0总线的高速数据采集系统设计

结合当前电荷耦合器件(CCD)信号高速采集面临的问题和USB总线的突出优点,采用USB2.0接口芯片EZ-USB FX2系列CY7C68013A作为USB控制器,复杂可编程逻辑器件(CPLD)EPM7128S为控制核心,外接高速先进先出(FIFO)存储器及16位高速A/D转换模块,设计实现了一个高速数据采集系统。详细介绍了硬件、软件设计。与传统设计相比,该系统具有采集速度快、采样精度高等特点。

基于FPGA的多路高速数据采集系统的设计

介绍了一种基于FPGA的多路高速数据采集系统,该系统主要由信号调理电路、DDC112组成的A/D转换电路、FIFO存储器、FPGA等部分组成。该系统可以同步采集多路数据,极大地提高了系统的数据采集和传输速度。1前言今年,全国煤矿共发生瓦斯事故7起,死亡23人。这些事故其中一部分原因是由于瓦斯抽采不到位造成的。

多种触发功能的可编程高速数据采集模块

给出一种具有多种触发功能的可编程高速数据采集模块的设计方法。模块可以动态设置触发窗长度、触发点电平、触发极性和触发模式;依据触发字与存储在FIFO中的A/D转换数据比较确定触发位置,并根据设置的预触发深度实现对A/D转换数据的存储和传输。由于触发电路采用了全数字化设计,与采用模拟电平比较器实现触发电平比较相比,无需硬件改动,可以灵活地配置触发方式,同时也降低了系统调试难度。

FPGA中异步FIFO的设计

本文主要讨论了使用双口RAM实现异步FIFO的方法，给出了结构图和各个模块具体的实现方法。并且在APEX20K系列FPGA中设计了实际电路，给出了功能仿真波形。

一种基于EPP的高速数据采集系统的设计方案

指针对 EPP协议的并行口设备开发的特点与趋势 ,介绍一种采用 A/D转换器AD1 6 71和 IDT公司 IDT72 0 1 FIFO存储器构成的 1 MGz1 2

采用FIFO读写方式的存储器的设计

目前,集成电路的发展已进入系统集成即SoC阶段,存储器越来越重要,需求量也越来越大,作为存储器的一种新产品,FIFO存储器也被广泛的应用。通过对读、写指针的控制、判断,来达到先进先出的存储方式和正确的工作状态。