高速全数字解调器的并行码元同步设计

针对高速和宽码速率的要求,在Gardner算法的基础上设计了并行码元同步模块。该模块可以满足960MHz中频采样的全数字解调器要求,适应码速率40Mbps-320Mbps,并通过了仿真验证。