期刊文献+
共找到11篇文章
< 1 >
每页显示 20 50 100
基于FPGA的FESH分组密码算法高速实现 被引量:5
1
作者 王建新 周世强 +1 位作者 肖超恩 张磊 《信息网络安全》 CSCD 北大核心 2021年第1期57-64,共8页
FESH分组密码算法为2019年全国密码算法竞赛中进入第二轮评选的密码算法。文章对该算法的FESH-128-128型进行Verilog HDL高速实现,在有限状态机的基础上对顶层模块采用流水线设计方法进行优化,通过寄存器存储中间数据,提高运行效率。实... FESH分组密码算法为2019年全国密码算法竞赛中进入第二轮评选的密码算法。文章对该算法的FESH-128-128型进行Verilog HDL高速实现,在有限状态机的基础上对顶层模块采用流水线设计方法进行优化,通过寄存器存储中间数据,提高运行效率。实验结果表明,在软件Quartus Ⅱ 15.0上使用5CEFA7F31C6芯片进行综合设计,采用流水线设计方法进行优化后,算法最高运行速率达到296.74 MHz,相较于有限状态机实现提高了98.28%;吞吐率达到37.98 Gbps,相较于有限状态机实现提升了约33倍。 展开更多
关键词 FESH 分组密码 Verilog HDL高速实现 流水线设计
下载PDF
基于SPIHT算法的遥感图像高速实现方案 被引量:7
2
作者 黄普明 曹圣群 +1 位作者 于伟 鞠德航 《宇航学报》 EI CAS CSCD 北大核心 2003年第3期264-267,277,共5页
基于小波变换的 SPIHT图像压缩方案是目前公认性能较好的一种实用高性能图像压缩编码算法 ,但原始 SPIHT算法链表式编码限制了其在高速处理中的应用。本文提出了一种改进的 SPIHT压缩编码算法 ,在确保恢复图像质量与原始算法基本上相当... 基于小波变换的 SPIHT图像压缩方案是目前公认性能较好的一种实用高性能图像压缩编码算法 ,但原始 SPIHT算法链表式编码限制了其在高速处理中的应用。本文提出了一种改进的 SPIHT压缩编码算法 ,在确保恢复图像质量与原始算法基本上相当的基础上 ,改进算法可以采用并行流水结构实现 ,有利于高速处理中的应用 ,为该算法在遥感图像中的应用提供了理论依据和工程基础。 展开更多
关键词 图像压缩 小波变换 零树编码 并行流水结构 高速硬件实现
下载PDF
改进SPIHT算法及硬件高速实现
3
作者 曹圣群 黄普明 +1 位作者 于伟 鞠德航 《地球信息科学》 CSCD 2005年第4期50-53,共4页
基于小波变换的SPIHT图像压缩方案是一种实用高性能图象压缩编码算法,但原始SPIHT算法链表式编码限制了其在高速处理中的应用。本文提出了一种改进的SPIHT压缩编码算法,在确保恢复图像质量与原始算法基本相当的基础上,改进算法可以采用... 基于小波变换的SPIHT图像压缩方案是一种实用高性能图象压缩编码算法,但原始SPIHT算法链表式编码限制了其在高速处理中的应用。本文提出了一种改进的SPIHT压缩编码算法,在确保恢复图像质量与原始算法基本相当的基础上,改进算法可以采用并行流水结构实现,有利于高速处理中的应用,可以对高达40×8Mbit/s的原始图像实时压缩和去压缩。 展开更多
关键词 图象压缩 小波变换 零树编码 并行流水结构 高速硬件实现
下载PDF
基于FPGA的DES/3DES加密算法高速实现的研究
4
作者 杨伟 《科技信息》 2010年第27期I0085-I0085,I0016,共2页
本文给出了基于FPGA的DES/3DES加密算法高速实现方法,设计中都采用了全流水线的方式来实现,大大的提高了系统的工作频率,模块用硬件描述语言Verilog实现,经过功能仿真,得到正确结果,最终下载到FPGA芯片中,验证结果。
关键词 DES/3DES FPGA 全流水线 高速实现
下载PDF
LDPC码高速译码器的设计与实现 被引量:11
5
作者 乔华 管武 +1 位作者 董明科 项海格 《北京大学学报(自然科学版)》 EI CAS CSCD 北大核心 2008年第3期347-352,共6页
通过对LDPC码(低密度奇偶校验码)的迭代译码算法的分析,提出了一种同时能够对两个码字进行译码,使得译码器中的变量节点和校验节点交替被两个码字使用的译码器结构。该结构不仅适用于全并行结构的LDPC码译码器,也适用于目前广泛采用的... 通过对LDPC码(低密度奇偶校验码)的迭代译码算法的分析,提出了一种同时能够对两个码字进行译码,使得译码器中的变量节点和校验节点交替被两个码字使用的译码器结构。该结构不仅适用于全并行结构的LDPC码译码器,也适用于目前广泛采用的半并行结构译码器。以此结构为基础,实现了一个长度为1008bit,改进半并行结构的LDPC码译码器。此结构能够充分利用现有半并行结构译码器的逻辑资源,将译码器数据吞吐率提高近一倍。测试结果表明,该译码器的有效信息速率达到45Mbps。 展开更多
关键词 低密度奇偶校验码(LDPC码) 译码器 FPGA 高速实现
下载PDF
DES加密算法的高速FPGA实现 被引量:9
6
作者 李永彬 雷菁 +1 位作者 熊春林 许志杰 《电子工程师》 2005年第7期39-41,50,共4页
DES(数据加密标准)算法是一种应用广泛的分组密码算法。文中在分析算法机理的基础上,对如何用FPGA(现场可编程门阵列)高速实现算法进行了分析和讨论,详细阐述了子密钥生成、S盒设计、流水线设计及子密钥延迟控制的方法,采用Verilog硬件... DES(数据加密标准)算法是一种应用广泛的分组密码算法。文中在分析算法机理的基础上,对如何用FPGA(现场可编程门阵列)高速实现算法进行了分析和讨论,详细阐述了子密钥生成、S盒设计、流水线设计及子密钥延迟控制的方法,采用Verilog硬件描述语言对算法进行了FPGA仿真,并对算法的性能进行了分析。 展开更多
关键词 DES算法 FPGA 流水线 高速实现
下载PDF
高速RS编码器的设计与实现
7
作者 于伟 李文 鞠德航 《信号处理》 CSCD 2000年第4期291-296,共6页
研究高速RS码编码器的设计与实现问题.给出了最优对偶基的计算方法,研究了用对偶基下的bit-parallel乘法器构成RS系统码编码器.用FPGA实现了高速RS编码器,仿真结果表明编码器的吞吐率可以达到125Mbytes/s.
关键词 RS编码器 对偶基 高速实现
下载PDF
SM4分组密码算法可编程实现研究 被引量:2
8
作者 李军 何卫国 《通信技术》 2018年第6期1400-1403,共4页
可编程对称密码引擎SCE提供了大量的密码硬件资源和一套自定义的密码指令集,是针对分组密码算法、序列密码算法和杂凑密码算法快速实现而设计的协处理器。针对SM4分组密码算法的加密结构,分析其涉及的基本运算元素和运算流程,基于SCE提... 可编程对称密码引擎SCE提供了大量的密码硬件资源和一套自定义的密码指令集,是针对分组密码算法、序列密码算法和杂凑密码算法快速实现而设计的协处理器。针对SM4分组密码算法的加密结构,分析其涉及的基本运算元素和运算流程,基于SCE提出了常规实现方式和高速实现方式,并使用密码指令集进行了完整实现。结果表明,高速实现方式的加密性能比常规实现方式提高了45.59%,为用户使用SCE实现密码算法提供了提高加解密性能的思路。 展开更多
关键词 SM4 可编程对称密码引擎 SCE 高速实现
下载PDF
Ground-borne vibration generated by high-speed train viaduct systems in soft-upper/hard-lower rock strata 被引量:4
9
作者 XING Meng-ting WANG Ping +2 位作者 ZHAO Cai-you WU Xue KANG Xiu-shan 《Journal of Central South University》 SCIE EI CAS CSCD 2021年第7期2140-2157,共18页
An experimental study and theoretical analysis were carried out to explore the ground-borne vibration generated by elevated high-speed railway in rock strata.Taking a typical rail line constructed on rock area in Chin... An experimental study and theoretical analysis were carried out to explore the ground-borne vibration generated by elevated high-speed railway in rock strata.Taking a typical rail line constructed on rock area in China as the research object,a set of field tests was performed on Rizhao-Lankao High-Speed Railway,the bridge and ground vibrations were measured as trains passed at 330−340 km/h,then the transferring law and spatial distribution under individual frequencies were investigated.The experiment results indicate that the bridge frequency spectrum exhibited relatively high-frequency vibration peaks caused by short-wavelength irregularity;ground vibration farther than 30 m away can be amplified with a higher frequency and numerous components.Furthermore,the wave propagation equation of a stratified rock strata was established based on direct-stiffness method to explore the vibration attenuation rules via frequency-domain analysis.It is found that the rock area has a weaker correlation between vibration transmissibility and frequency,thicker and harder rock strata loss their vibration attenuation capacity.It can be concluded that the high-speed railways induced vibration on rock strata shows a wide frequency band and large amplitude,the design of reducing vibration aimed at specific frequency is important according to next more detailed numerical study. 展开更多
关键词 rock stratum vibration and wave elevated high-speed railways in situ test transferring law
下载PDF
数控机床在再制造方面的改善方式 被引量:1
10
作者 安培良 《数字技术与应用》 2015年第7期14-15,共2页
随着制造行业对制造需求的不断提高,对制造装备的需求也不断提高,因而数控机床(CNC)逐渐走上了历史舞台并扮演着极其重要的角色。现有的数控机床虽能满足大多数加工需求,但也存在不如人意之处,本文仅就数控机床在动力源、"神经系统... 随着制造行业对制造需求的不断提高,对制造装备的需求也不断提高,因而数控机床(CNC)逐渐走上了历史舞台并扮演着极其重要的角色。现有的数控机床虽能满足大多数加工需求,但也存在不如人意之处,本文仅就数控机床在动力源、"神经系统"、回收上的改善方式进行讨论。 展开更多
关键词 高速/高精实现 BP神经网络 PID控制器 AHP回收评估
下载PDF
A Flexible and High Speed Digital Scan Converter for High Frequency Ultrasound Imaging
11
作者 QIU Wei-bao YU Yan-yan SUN Lei 《Chinese Journal of Biomedical Engineering(English Edition)》 2011年第3期109-114,共6页
This paper presents a flexible and high speed digital scan converter (DSC) with the ability to handle high frequency ultrasound imaging in real-time. The characteristics in imaging system such as focus length of trans... This paper presents a flexible and high speed digital scan converter (DSC) with the ability to handle high frequency ultrasound imaging in real-time. The characteristics in imaging system such as focus length of transducer, the swing radius and sampling length etc. could be changed easily in compliance with the researcher's application based on this flexible digital scan converter. Linear interpolation is employed to achieve the coordinate transformations algorithm. Custom-built software is programmed to preliminarily handle the algorithm according to different ultrasound imaging applications. High performance FPGA will implement high speed interpolation calculation based on the preliminary data which are stored in the DDR2 SDRAM from the software. 64 bit 66 MHz PCI is employed to accomplish high speed data transmission. Experiment has shown that more than 500 frame rate could be achieved based on this high speed digital scan converter. The designed flexible and high speed digital scan converter could be used in current FPGA based high frequency ultrasound imaging system. 展开更多
关键词 flexible digital scan conversion high frequency ultrasound imaging FPGA
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部