期刊文献+
共找到1篇文章
< 1 >
每页显示 20 50 100
采用FPGA实现的8位高速并行乘法器 被引量:1
1
作者 孙德坤 梁延德 王祖臣 《微电子学》 CAS CSCD 北大核心 2002年第3期209-211,共3页
利用 Altera公司的 MAX+ PLUSII软件及 FPGA器件中的 FLEX1 0 K1 0芯片来实现 8位并行乘法器。对设计的器件进行了仿真。结果表明本设计是正确的。采用 FPGA设计电路大大缩短了设计周期 。
关键词 高速并行乘法器 FPGA 专用集成电路
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部