期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
采用FPGA实现的8位高速并行乘法器
被引量:
1
1
作者
孙德坤
梁延德
王祖臣
《微电子学》
CAS
CSCD
北大核心
2002年第3期209-211,共3页
利用 Altera公司的 MAX+ PLUSII软件及 FPGA器件中的 FLEX1 0 K1 0芯片来实现 8位并行乘法器。对设计的器件进行了仿真。结果表明本设计是正确的。采用 FPGA设计电路大大缩短了设计周期 。
关键词
高速并行乘法器
FPGA
专用集成电路
下载PDF
职称材料
题名
采用FPGA实现的8位高速并行乘法器
被引量:
1
1
作者
孙德坤
梁延德
王祖臣
机构
大连理工大学机械工程学院
大化集团
出处
《微电子学》
CAS
CSCD
北大核心
2002年第3期209-211,共3页
文摘
利用 Altera公司的 MAX+ PLUSII软件及 FPGA器件中的 FLEX1 0 K1 0芯片来实现 8位并行乘法器。对设计的器件进行了仿真。结果表明本设计是正确的。采用 FPGA设计电路大大缩短了设计周期 。
关键词
高速并行乘法器
FPGA
专用集成电路
Keywords
FPGA
Multiplier
ASIC
分类号
TN492 [电子电信—微电子学与固体电子学]
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
采用FPGA实现的8位高速并行乘法器
孙德坤
梁延德
王祖臣
《微电子学》
CAS
CSCD
北大核心
2002
1
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部