基于逻辑设计的高速CRC并行算法研究及其FPGA实现

循环冗余校验码作为一种检出概率高并且易于实现的检错码,被广泛应用于通信及测控领域。本文首先简要介绍了循环冗余校验的基本原理,然后从CRC串行实现的电路结构出发,通过严密的理论推导,得出了基于逻辑设计的高速CRC并行实现递推公式,可适用于并行处理位宽小于等于生成多项式阶数和大于生成多项式阶数条件下的并行帧校验应用。最后分别设计了这2种条件下的硬件实现电路,电路的综合结果表明,该方法具有更少的资源占用量和更高的工作频率。

一种新的CRC16算法及其在通信系统中的应用

分析了CRC码串行移位校验算法,逐步推导出了一种新的CRC16并行算法,并在Quartus 9.0平台下,对CRC16码编码器进行了功能仿真,结果表明:该并行算法具有很高的实时性,其编码可扩展性强,合理利用了"0"特性加快编码速度,能满足高速通信系统的要求.

面向新型电力系统的数字实时硬件在环仿真综述

随着新能源的接入比例不断升高与电力电子设备的广泛应用,数字实时硬件在环仿真已经成为新型电力系统仿真分析的重要手段。在此背景下,综述数字实时硬件在环仿真的国内外研究现状,讨论提高仿真效率与精确度的关键技术,以及该过程中存在的疑难点。从数字实时硬件在环仿真的发展历史出发,首先讨论数字实时仿真的元件建模,包括Ron/Roff与L/C两类器件建模方法;随后归纳戴维南等效、诺顿等效与频率相关网络等值三类接口电路等效方法;接着讨论高速率并行算法、基于不同计算单元的仿真平台架构与硬件在环仿真的类型;然后总结典型数字实时硬件在环仿真的基本流程及其在新型电力系统中的应用实例,最后总结各类架构与算法的优缺点、适用场景。

一种快速循环冗余校验电路的设计

本文简单介绍了循环冗余校验的基本原理.以国际标准CRC-CCITT为研究对象,从串行实现的电路结构出发,通过理论推导,得出了基于逻辑设计的高速CRC并行实现矩阵递推公式.分别设计了这两种结构的CRC-CCITT硬件实现电路,并利用ModelSim6.2软件进行了功能和时序仿真:用16bit位宽的并行CRC电路对32bit数据进行计算,经过2个时钟周期得到校验码.