数据采集系统应用的高速并行A/D转换器

本文介绍了高速并行A/D转换器MAX1448在数据采集系统中的应用。

一种高速A/D转换器时域重构技术研究

A/D转换器在航空航天系统中的重要元器件,随着器件转换时钟频率不断提高而其工作环境不断恶化,如何准确测试其时间参数对于全面评价A/D转换器性能特别重要。目前对于高速A/D转换器时间参数测试,主流方法是通过示波器直接测试其输出,该方法对于示波器采样速度要求比较高。文章提出一种高速A/D转换器时域重构技术,可以通过计算机数字信号处理方法来实现高速A/D转换器时间参数测试,同时避免对示波器采样速度的依赖。同时,在研究高速A/D转换器时域重构技术方法及其应用的基础上,通过了相关试验验证。

一种基于高速并行A/D转换的激光Z扫描的高频窄脉冲信号幅值测量系统的设计

提出了一种基于激光Z扫描的高频窄先脉冲信号幅值测量的电路设计，采用MAX964进行高速并行A／D转换．并以AT89C52单片机作为处理器，通过RS232C串行口通讯，实现对高频窄脉冲激光信号幅值测量数据实时采集。给出实验采集的多组数据，通过对实验数据的分析，说明该设计可准确测量宽度约4～5ns高频窄激光脉冲信号的幅度，测量误差约为：±3％～±5％，由此使Z扫描实验系统大大简化。

超高速A/D转换器的置换式分级并行方法研究

文章提供了一种置换式分级并行 ADC新思路 ,它由分级电阻链和一个 m位的基本Flash ADC组成 ,可以实现转换速度快、分辨率高、器件少的目的。第一级转换时 ,由基本Flash ADC直接将待测模拟电压转换成 m位的数字量 ,并确定第一级等压电阻 ;第二级转换时 ,通过多路开关的连接 ,将一级电阻链的上部分和下部分合成一级电阻链的整体 ,由基本电阻链等价置换第一级等压电阻 ,然后由基本 Flash ADC将待测模拟电压直接转换 ,得到第二级 m位的数字量 ,同时还确定第二级等压电阻 ;依次类推 ,可以得到多级 m位的数字量。

一种用于半并行A／D转换器的比较器设计

简要介绍了半并行结构的A/D转换器原理。针对该结构的A/D转换器,提出了一种能自动校零、迟滞、全差分输入及多级前置放大的比较器。解决了输入失调电压、噪声环境下单转换、电荷注入、带宽、转换速度等问题。给出了应用该比较器的0.6μm CMOS半并行A/D转换器的性能。结果表明,设计的比较器能使丰并行ADC的DNL和INL小于±0.5 LSB,SNR大于48dB。

高速电流舵D/A转换器技术发展动态

综合论述了高速电流舵结构D/A转换器设计中的多项关键技术。以近年发表的高速电流舵结构D/A转换器的论文和公开的专利为基础,以电流舵结构D/A转换器设计中所遇到的多种非理想因素为依据,分类介绍了每种关键技术的原理、特点,并给出评价,提出了这些技术在电路级实现时需要考虑的因素。

一种6位超高速CMOS FLASH A/D转换器

介绍了一种超高速六位快闪式CMOS A/D转换器的设计。该转换器采用0.18?m CMOS工艺。本转换器的特点是采用了一种被称之为基于反相器的阈值电压的比较器(TIQ)阵列来替代传统Flash结构中的电阻分压网络部分。仿真结果显示,在1.6GSPS的速度和1.8V的工作电压下,其功耗仅为39.20mW。

基于控阈技术的并行式A/D转换器设计

该文将数字电路设计中空间-时间等效思想及阈值控制技术两者引入A/D转换器的设计,所设计出的A/D转换器在保证较高速度的同时具有相对简单的电路结构。

高精度高速A/D转换器时钟稳定电路设计

对高速A/D转换器(ADC)的结构及其时钟稳定电路的设计概念、研究对象进行了介绍,并对用于高速A/D转换器的时钟稳定电路进行了调研,从而提出了一种新的设计方法。

并行D／A转换器件AD5547及其接口设计

AD5547是美国AD（ANALOG DEVICES）公司推出的一种并行双通道低功耗电流输出型D，A转换芯片，主要具以下特点：

并行分时流水线A/D转换器系统级研究

基于并行分时A/D转换器的理论研究,对该类型A/D转换器进行了系统行为级设计和仿真。分析了系统中并行误差及流水线A/D转换器等误差源对整个系统性能的影响。通过计算机仿真,给出了系统模块的设计参数。通过理论分析与系统仿真,为并行分时流水线A/D转换器的设计提供了理论依据和数据参考,为该类型A/D转换器提供了设计优化方向。

并行D/A转换器AD7846及其接口设计

AD7846是AD公司制造的一种16位数模转换器件,本文简要介绍了其基本结构和引脚功能,并结合实际阐述了其在大幅面激光标刻控制卡中的应用设计,总结了高精度D/A转换电路设计中抗干扰的一些基本方法。

高速电流模 A/D 转换器电路设计

本文利用电流模技术的速度快、频带宽等特点，设计了一高速并行Ａ／Ｄ转换器，对所设计的４位Ａ／Ｄ转换器电路仿真表明，该电路能完成采样频率为５００ＭＨｚ的Ａ／Ｄ转换。

一种适合12位A/D转换器的高速缓冲器

详细论述了一种建立时间为５０ｎｓ（ｍａｘ，精确到０．１％）的高速缓冲器的工作原理及其特殊结构。借助Ｔｓｐｉｃｅ和ＣＡＤ技术对电路设计和工艺过程中的实时参数进行模拟设计，使研制的高速缓冲器具有高速度、高精度和高可靠性。介绍了高速缓冲器在转换时间为６μｓ的１２位Ａ／Ｄ转换器中的应用情况。

高速AD7654转换器及其在存储测试系统中的应用

为了研制应用于跌落试验等环境试验的存储测试系统,利用高速A/D转换芯片AD7654结合SoC片上系统C8051F340逻辑时序控制的方法来实现200KSPS采样速率的系统指标要求。AD7654是AD公司推出的一款低功耗、四通道、电荷再分布式、16位500KSPS高速A/D转换器。在此介绍了AD7654的主要特点、工作原理和逻辑时序,并为了实现并行存储测试的实际需要,设计了AD7654与SoC片上系统以及非易失性存储器的接口电路,并给出相应了相应的A/D中断服务程序。该提供的方法对类似的项目有一定参考价值。

高速14位A/D转换器的动态测试平台设计

研究了高速A/D转换器动态参数测试方法,设计了基于Quartus Signaltap的测试平台。利用该平台对一款14位80MS/s的A/D转换器芯片进行动态参数测试。测试结果表明,该平台方案可行、操作简便、实时性强,适合于高速高精度A/D转换器的动态参数测试。

高速A/D转换器的研究进展及发展趋势

介绍了高速高精度A/D转换器技术的发展情况、A/D转换器的关键指标和关键技术考虑;阐述了高速高精度A/D转换器的结构和工艺特点;讨论了高速高精度A/D转换器的发展趋势。

一种用于SAR A/D转换器的高速移位寄存器

基于65nm标准CMOS工艺,提出了一种单次触发的动态D型触发器。基于这种D型触发器,设计了一种用于逐次逼近型(SAR)A/D转换器的高速移位寄存器。在传统的SAR A/D转换器转换过程中,比较器每比较1次,逻辑模块就进行1次移位和1次锁存,每1次移位延迟约为2个D触发器的工作时间,因此,限制了整个系统的转换速度。相比于传统的移位寄存器,本文设计的高速移位寄存器兼具移位和锁存的特点,仅需要传统结构一半数量的D触发器就能实现输出移位和锁存功能。这种寄存器结构能够将A/D转换器的转换速度提升45%,且功耗更小。

16位高性能并行输出A/D转换器ADS7805及其应用

ＡＤＳ７８０５是一种高性能１６位Ａ／Ｄ转换芯片，它自带采样／保持器，最高采样频率可达１００ｋＨｚ，采样结果全１６位并行输出，采用单＋５Ｖ电源供电。文中还详细介绍了ＡＤＳ７８０５的功能及使用方法，并给出了ＡＤＳ７８０５与８０Ｃ１９６单片机的接口电路和编程方法。