基于高速并行LVDS总线在视频处理系统中的应用研究

在总线的应用分析的基础上,针对高速并行LVDS总线进行了仿真分析。首先建立了高速并行LVDS总线传输模型,对比了总线上各接收位置上信号的时域波形;然后进一步分析了各接收端抖动的变化情况,并深入讨论了造成抖动增大的主要原因和改进总线设计的方法,该结论对高速并行LVDS总线的设计提供了有效的预估和指导。

基于PXI总线和LVDS技术的高速图像采集系统的设计与实现

针对现代化生产和科学研究图像传感器采集数据量大、要求传输速度快等特点,提出了一种基于PXI总线和LVDS高速图像采集系统。介绍了系统的总体结构,重点阐述了各部分的功能实现,对图像数据传输的乒乓操作进行了系统仿真,并对系统整体功能进行了测试。仿真实验证明,系统具有稳定的图像数据采集和高速传输能力,能够满足工程需要。

DDR4高速并行总线的信号完整性仿真研究

文章主要采用仿真测试的方式,对反射与串扰两种影响DDR4高速并行总线信号完整性的因素进行重点分析,并找出提升信号完整性的PCB布线方法,旨在为高速并行总线信号完整性问题的解决带来启发。

基于并行LVDS总线的分布式波控系统设计

针对相控阵雷达的特点,提出了一种基于并行LVDS总线的分布式波控系统设计方案,介绍了该波控系统的原理、组成及性能,重点分析了并行LVDS总线的特点及其实现过程,并讨论了由这种总线方式所带来的系统各方面的改进,包括提高信号传输速率,实现波束快速转换,有效减少走线,提高系统可靠性等。

一种基于LVDS接口的高速并行数据传输系统设计与实现

本文从FPGA间高速并行数据传输的需求出发,设计了一种基于LVDS接口的高速并行数据传输系统。该系统利用FPGA内部的SelectIO资源,通过LVDS接口进行数据的传输,大大降低了系统互联的复杂度和实现成本。通过仿真和测试,验证了设计的有效性。

多通道高速串行LVDS信号解串器设计

由于能够获得更优异的数据传输性能,高速串行传输方式正逐步替代并行传输方式成为主流。采用高速串行LVDS信号形式传输能够减少器件I/O管脚数目,提高芯片集成度,得到了越来越多的芯片厂商的支持。同时,现场可编程门阵列(FPGA)功能越来越强大,受到了广大电子技术开发人员的青睐,其中SelectIO技术为FPGA实现高速数据传输提供了良好的平台。针对ADC输出的8通道12位高速串行LVDS信号,利用SelectIO专用逻辑资源,提出了基于XILINX Virtex-6FPGA的解串器逻辑电路。实验结果表明,所设计的电路能够完成LVDS串行信号至并行信号的转换,实现多通道高速串行LVDS数据在FPGA内的接收。

LVDS传输技术在高速数据采集系统中的应用

LVDS是一种低摆幅差分信号标准,可实现快速的数据传输,功耗较低,并具有出色的抗噪声性能,因此非常适用于在高速数字采集系统进行数据传输。本文对LVDS原理及其在高速数据传输中的优势进行了详细的分析,提供了两种LVDS技术在高速数据采集系统中的应用方案,设计了系统电路,提出了LVDS信号在PCB走线设计中的一些注意事项,该系统电路已经通过实践验证。通过对LVDS应用到高速数据采集系统的研究,为信号采集领域提供了较高的参考价值。

一种共享存储式容错型高速并行总线的设计

随着自动化领域对控制系统的控制速度越来越精准和高效,产品的可靠性要求越来越高,总线技术作为PLC产品的技术关键点,已成为实现PLC产品国产化的技术瓶颈;文中提出了一种共享存储式容错型高速并行总线的新型方法,利用特定内存区域作为共享存储区,实现节点间的大容量数据交互,同时在各节点的接口端设计了硬件容错电路,保证了节点设备的可靠性和传输过程中数据的正确性,实现各节点间的稳定通信;在完成理论计算和实验仿真的同时,此方案在相关产品上得到进一步的验证,结果表明文中设计的共享存储式容错型高速并行总线彻底解决了目前总线速度慢、通信数据量小以及可靠性低的缺点。

基于PCI总线的多通道并行预处理高速数据采集模板P16ADC32的研制

介绍了基于PCI总线的多通道并行预处理高速数据采集模板P16ADC32的功能和性能指标 ,工作原理 ,工作过程 。

基于LVDS和PCI接口的高速图像传输系统设计

针对数字图像处理与传输领域数据量大而传统接口无法满足其高速率传输要求的现状,提出了一种基于LVDS和PCI接口的高速图像传输系统的设计,对系统总体设计和各电路模块进行了详细介绍和分析,并对系统整体功能进行了测试。该系统以FPGA作为控制核心,采用乒乓操作实现数据的无缝缓冲,重点研究了LVDS接口和PCI总线技术,保证图像数据的高速、可靠传输。测试结果表明,该传输系统性能稳定,能可靠地实现图像数据传输,最大传输速率可达18 MB/s,具有一定的实用价值。

LVDS总线在安全隔离网闸中的应用

介绍LVDS技术的特点及其在安全隔离网闸中的应用。LVDS技术是一种差分数据传输技术,具有速度快、功耗小、抗干扰性强等多种优势,广泛应用于多种高速数据传输系统。

基于FPGA的内燃机车控制系统高速并行总线设计

介绍了利用FPGA来实现内燃机车控制系统高速并行总线的一种设计方案。详细阐述了它的结构、接口信号、功能模块以及寄存器。经过试验证明,此方案可以大大节省CPU的开销,提高系统整体的工作效率,满足系统的高实时性要求。

基于AXI总线的可配置LVDS控制器设计与验证

针对不同应用场景下LVDS通信协议体现在数据位宽、帧格式和存储方式的选择差异性和数据收发灵活性,提出一种基于AXI总线的可配置LVDS控制器设计与验证方案。为了实现对LVDS控制器的精确控制,增加基于APB接口的可配置寄存器模块,在SoC系统上由软件控制数据传输,有效提高了数据收发的灵活性;为了提高传输效率并广泛适应场景需求,将与内存交互的接口定义为AXI协议接口;为了避免传输数据错误和数据包丢失等现象,在自定义协议中加入奇偶校验功能并在电路中加入数据包检查机制。随后,采用高效的回环验证方案针对LVDS控制器进行功能测试。实验结果表明该LVDS控制器基于AXI接口准确高效地实现了对端设备之间的数据收发功能,这种可配置的数据传输电路设计和验证方案灵活可行,便于广泛应用到视频图像数据传输系统中。

DS90UR241/124芯片组：24位LVDS串行化器/并行化器

概述 美国国家半导体公司的DS90UR241／124芯片组将24位并行总线转化为一个完全透明的带有嵌入式时钟信息的数据／控制LVDS串行流。这个单一串行流放大器通过消除并行数据和时钟路径间偏斜的问题，经由PCB印制线和电缆传送了24位总线。它通过窄化数据路径节约了系统成本，进而减少了PCB层数、电缆宽度、连接器尺寸和引脚。

基于PCI总线流水式高速数据采集系统设计

目前基于PCI总线的高速数据采集系统,大多采用高速A/D、CPLD或FPGA、FIFO或双端口RAM以及通用PCI接口来设计,其通用性、灵活性差,不能很好地发挥PCI总线的性能。针对这些不足,在分析了流水线技术特点的基础上,论述了采用流水线技术设计基于PCI总线高速数据采集系统的方法。按该方法设计的数据采集系统,可以达到很高的数据采集速度和数据传输速度,并具有很好的通用性和灵活性。

基于PCI-E总线接口高速数据传输系统的关键电路研究设计

对PCI总线技术进行了改进,改进后的PCI-E除具有原有总线技术的特点外还具有一些新的特点:串行差分接口;传输速率达到了2.5 GT/s;具有多种传输模式;高级RAS,支持热插拔。PCI和PCI Express相比保留了PCI的Load-Store架构技术等。PCI Express采用串行的机制,PCI-Express较之PCI也更加灵活,比如支持多种传输速率;PCIExpress支持更多更先进的技术,比如支持RAS和热插拔。此外,它还有个很大的优点,与PCI软件100%兼容。

星载存储器吞吐率瓶颈与高速并行缓存机制

为解决目前星载存储器无法有效支持多路高速数据并行存储的问题,针对载荷数据高速输入需求,对基于NAND Flash的固态存储器的吞吐率瓶颈进行分析,根据固态存储器的固有写操作特性对有效吞吐率的影响,提出了四级流水线操作和总线并行扩展方案;针对多通道数据并行存储、流水线加载连续性等需求,对使用现场可编程门阵列FPGA(Field-Programmable Gate Array)内部双端口随机存取存储器RAM(Random access memory)、外置静态随机存取存储器SRAM(Static Random Acess Memory)等已有缓存方案的不足进行分析,完成了基于同步动态随机存储器SDRAM(Synchronous Dynamic Random Access Memory)的方案可行性分析与新型存储单元架构设计,最终提出了基于SDRAM的高速多通道缓存与存储协同调度方案.模型仿真与原型功能验证结果表明,方案在极限工况下可将4路高速文件数据连续并行接收缓存至SDRAM中,并可根据各分区缓存状态将文件数据按优先级自主动态写入Flash中,期间缓存无溢出,并最终进入常规动态平衡调度状态,实现了对多路高速载荷数据的并行接收缓存和自主调度存储,且存储器的数据吞吐率可达1.2Gbps,能够满足未来星载存储器对多路高速载荷数据存储的需求.

高速串行总线无源通道建模及校准

高速串行总线无源通道建模的效率及准确性,一直是行业关注的重点。Cadence Sigrity的POWER SI 3D-EM工具,实现了效率与精度的较好结合。本论文先从工具的精度出发,采用精度较高的TRL校准模式来进行仿真测试校准,验证仿真结果的准确性。同时考察工具的分布式并行计算能力,看看在保持足够精度的前提下建模效率的提升。

TI推出业界首款时钟分配多点LVDS线路驱动器

日前，德州仪器(TI)推出了业界首款时钟分配多点LVDS(M-LVDS)线路驱动器，为高负载背板提供了高性能。该器件符合M-LVDS规范TIA／EIA-899，提供了11．3mA的驱动电流，带有边缘速率控制，是各种系统内部以及系统之间高速通信的理想之选，包括无线基站背板、AdvancedTCA(高级电信计算架构)时钟总线、网络开关以及路由器等。

SN65MLCD128：LVDS线路驱动器

德州仪器公司日前推出首款时钟分配多点LVDS线路驱动器SN65MLVD128、SN65MLVD129以及SN65MLVD047，为高负载背板提供了较高的噪声容限。该器件符合M-LVDS规范TIA／EIA—899，提供11.3mA的驱动电流，带有边缘速率控制，是各种系统内部以及系统之间高速通信的良好选择，包括无线基站背板、AdvancedTCA(高级电信计算架构)时钟总线、网络开关以及路由器等。