高速总线的传奇:计算机敏锐的神经系统

神经系统是智力与行动力的连接纽带，如果没有它，我们将无法完成任何事情。即便你有再高的智商。计算机是人类的机械仿真，它同样具有大脑——CPU、视觉——显卡、听觉——声卡、行动力——各类外部设备，自然，计算机也应该具有和人一样的神经系统，否则各个部件问无法完成交流，它便是我们通常所说的总线。

一种基于PCIE总线的改进分散集聚DMA的设计

随着雷达数据记录回放系统对数据传输速率的要求越来越高,提出了一种基于外设部件高速互连标准(PCIE)总线的多通道分散集聚DMA的改进方法。针对现有分散集聚DMA获取、更新描述符需要DMA控制器与驱动频繁握手的不足,提出了一种通过集中传输DMA描述符链表给FPGA的方法,基于该方法设计了一种改进的DMA控制器,实现了雷达数据的连续传输,并能够与雷达信号处理系统配合,实现雷达数据的流水传输与处理。该设计具有良好的稳定性,实际测试的数据传输速率最高能达到1500MB/s,能够满足雷达数据的高速传输。

Linux下PCI-Express驱动研究

外设部件互连标准(PCI)是目前个人电脑中使用最为广泛的接口,其位宽为32位或64位,工作频率为33 MHz,最大数据传输率为133 MB/s(32位)和266 MB/s(64位)。PCI-E是PCI最新的发展方向,其具有串行、点对点传输,每个传输通道独享带宽、支持双向传输模式和数据分通道传输模式等特点;在PCI-E 3.0规范中,X32端口的双向速率高达320 Gbps,可以满足新一代的I/O接口需求。

基于FPGA的IEEE1394物理层控制器设计与实现

文中介绍了1394物理层控制器(三端口/100M/线缆环境)的工作原理,工作方式和系统框架,对其中的关键技术作了重点的分析。通过验证,该控制器完全符合《IEEEStd1394-1995》技术规范。

基于FPGA的PCIe接口逻辑设计与实现

为了提升高速串行计算机扩展总线标准(PCIe)总线互联设备在高速通信过程中的系统性能,减少对中央处理器(CPU)资源的占用,基于Kintex-7系列现场可编程逻辑门阵列(FPGA)平台进行总线主控式直接存储访问(DMA)设计,通过PCIe接口实现了主机设备(PC)与FPGA设备之间的高性能数据传输。同时,基于RootPort仿真平台设计DMA读写测试用例,仿真结果验证PCIe接口逻辑的正确性。通过连接上位机和配置驱动进行实际传输速率测试,结果表明,DMA写速率最高可达1620 MB/s,DMA读速率最高可达1427 MB/s,带宽最大值能够达到PCIe接口理论带宽值的84%。设计方案成本低,可靠性高,能够满足高性能、低延时的数据采集要求。

一种PCIe接口逻辑的FPGA实现

针对无线电监测设备中数据传输接口大带宽、高性能和高效率的性能要求,以数字接收机中数字处理板卡作为端点设备,以工控板作为根复合体设计了一种基于FPGA的PCIe接口逻辑。详细讨论了PCIe DMA写逻辑各个模块的工作原理和设计思想,最终实现了数据以DMA模式从端点设备写入根复合体的高速传输。测试结果表明,DMA写数据传输带宽最高可达8.5 Gbps。