高速接口电路发送器的设计

阐述一种高速接口电路发送器的设计,采用分布式架构,包括输入数据接口、数据编码和调制模块、错误检测和纠正模块、缓冲和驱动模块,以及时钟和时序控制模块。通过该设计,能够实现高效可靠的数据传输。

卫星通信终端通用测试平台高速接口设计

卫星通信系统向多频段多体制发展的趋势对卫星通信终端测试平台的通用性提出了更高的要求,基于通用处理器的软件无线电(GPP-SDR)技术可用于解决该问题。但目前GPP-SDR处理器和射频前端之间的高速数据传输仍是主要的技术瓶颈。本文针对卫星通信终端通用测试平台需求,提出了基于中断机制的PCI-e高速传输方法和流程设计,并通过移植Xenomai操作系统对高速接口传输的实时性进行优化;设计了一系列的测试实验对所设计接口的实际传输速率和中断丢失概率等指标进行测试。实验结果验证了所提方案具备高速率和低时延的传输特性,能够很好地满足当前卫星通信终端通用测试需求。

一种基于AD9173的高速接口设计与FPGA实现

随着通信要求和通信信号复杂度的增加,带宽需求越来越宽,分辨率和采样率要求越来越高,频段越来越高,对相应硬件平台的要求也越来越严格。对于数模转化器(DAC)来说,其集成度、发射指标和功耗等都是使用时需要考虑的重要因素。本文选用了ADI公司下的一款射频直采的数模转换器AD9173,芯片有8输入通道,采样速率可高达12.5Gbps,对应其JESD204B接口设计了高速传输接口来进行宽带数据传输。FPGA实现线上传输线速率达到7.372 8Gbps,数据采集验证分析表明,结合AD9173能很好实现宽带数据发送传输,发射性能指标好,且极大地降低了发送端电路复杂度,减少了功耗。

一种基于片同步技术的高速接口电路设计方法

针对某合成孔径雷达系统的数据采集与形成模块，提出了一种基于现场可编程门阵列（FPGA）片同步（ChipSync）技术的高速数字接口电路设计方案。具体阐述了高速接口电路的结构框图、片同步技术的优点、高速接口电路时钟网络的分配和接口电路的详细设计方案。分析了时序余量以及数据同步，给出了系统调试方案以及实验结果。实验表明，当模／数变换器（ADc）的数据输出速率在50-600MHz范围之内时，ADC输出的数据能够可靠地锁存到FPGA内部。这种方案成功应用到某合成孔径雷达2400MHz采样率的数据采集与形成模块中。

基于Verilog的FPGA与USB2．0高速接口设计

USB 2.0接口芯片FX2 CY7C68013工作在Slave FIFO模式下,讨论了一种以FPGA为控制核心,对其内部的FIFO进行控制,以实现数据的高速传输。该系统模块主要由USB固件程序和FPGA控制软件组成,可应用到需要通过USB 2.0接口进行高速数据传输或采集系统中。实验结果表明:系统具有数据传输准确、速度快等特点。

FPGA与CPU高速接口的实现

针对测量仪器中超大规模FPGA内部的控制参数和测量参数的急增,以及测量的实时性要求,解决FPGA与CPU间数据的高速高效传递问题。利用FPGA内部双口RAM(DPRAM)进行中转的控制参数和测量参数汇总电路的间接存取方法,克服了FPGA与CPU间高速接口由于延时难以控制而牺牲传输效率的直接存取方法,为FPGA与CPU间高速数据交换提供了一个很好的解决方案。非常适合FPGA内部控制参数和测量参数多的设计。

多通道ADC的高速接口设计

针对多通道高速采样器ADS6445的高速串行数据接口特点,提出了一种高速接口的实现方法。使用Xilinx Vertex5系列FPGA接收采样串行数据,利用FPGA的片同步技术通过在线时序调整实现了高速解串;对高速接口的组成及工作原理、片同步技术的特点、设计规则进行了简要介绍,描述了高速接口的时序调整过程;对高速接口的适应能力进行了分析,最后通过仿真及试验验证了接口工作的正确性。

高速接口在电火花加工中的应用

介绍了一种基于工业 PC的电火花加工放电状态检测系统。该系统采用高速单片机和 FIFO芯片 ,实现了数控系统和检测系统之间的高速通讯 。

基于异构多核运动控制器的高速接口设计

随着制造领域对嵌入式运动控制系统应用范围的扩大,基于异构多核的嵌入式控制器必为重要发展方向之一。首先说明异构多核控制器取得成效,以及现有控制器在数据通信接口方面存在缺陷。本设计运动控制器以异构处理器——OMAPL138+FPGA为核心,OMAPL138内部集成ARM9和DSP C6748处理器核。ARM9内嵌Liunx操作系统,以增强控制器多任务协调能力;DSP不运行操作系统,可保证运算实时性。重点阐述ARM与DSP、DSP与FPGA以及控制器与PC之间通信的高速接口设计和固件设计。通过实验表明:该运动控制器数据交换速率高,吞吐量大,稳定性高,为异构多核控制器高速通信接口提供参考。

C8051与SRAM的高速接口

C8051是美国Cygnal公司生产的、与标准51兼容的高速单片机,速度高达25 MIPS,但它扩展外部SRAM的方式与标准51单片机不同。单片机访问外部存储器的速度直接影响系统的性能。本文介绍两种提高C8051访问外部存储器速度的接口方法,其速度均超过现有文献所给出的接口方法。

核心路由器线路卡高速接口技术概述

太比特路由器由于具有庞大的交换容量,高速大容量高密度端口,分布式的路由和控制,其研制的复杂度高,需要解决许多关键技术问题。针对太比特路由器线路卡高速接口问题,本文综述了目前最新相关技术。

DDR SDRAM与FPGA的高速接口设计

双倍数据率同步动态随机存储器(DDR SDRAM)以其大容量、高速率和良好的兼容性在许多领域得到了相当广泛的应用。本文对DDR SDRAM的工作原理、控制器的结构、接口和时序进行了介绍和分析。利用IP核设计了存储控制器,实现了DDR SDRAM与FPGA的高速接口。通过软件仿真和硬件实验测试,证明了本设计的正确性和可行性。

在机床数控系统中应用高速接口技术

介绍一种在工业ＰＣ微机上开发的机床数控系统，该系统应用双端口ＲＡＭ技术实现主从控制方式。

高速接口中多指针弹性缓冲器设计

弹性缓冲器广泛应用于高速接口物理层,一般通过读写指针跳跃和断点保存来完成跳跃字符(SKP)的添加和删除.高速接口对于这种单指针读写的弹性缓冲器有很高的频率要求,容易产生复杂的时序问题.为此基于FPGA,以USB3.0协议为标准,设计了一个具有4个读写指针寻址来实现SKP添加和删除的弹性缓冲器.首先利用输入控制单元改变输入数据中SKP对的排序,输出控制单元改变输出的数据;其次在阈值检测单元中检测弹性缓冲器中的有效数据量是否达到添加或删除的阈值,发出有效指令到读写指针控制单元;最后通过控制4个读写指针寻址来添加和删除数据中的SKP,维持弹性缓冲器的半满状态.实验结果表明,设计的弹性缓冲器可正确实现SKP的添加和删除功能,且时钟频率能够满足USB3.0的协议要求.

高速接口故障波形形态分析

随着数据处理能力的不断提高,高速接口的应用越来越广泛。高速接口的测试难度较大,需要依靠工程师的经验和较长时间的分析才能确定故障的类型和位置。通过故障状态下高速接口的波形形态分析,确定了故障与故障波形之间的对应关系,降低了故障分析定位代价。实验系统以实际PCIE IP核构造了片间传输逻辑结构,利用SPICE模拟器模拟出了各种故障下的波形形态,形成了故障字典。

T2000高速接口测试解决方案

应对PC中数据的高速传输以及HDTV等消费类应用中的高格式数据传输,各种高速接口被广泛应用,而这些高速接口芯片在ATE系统上的测试遇到了很大挑战,ADVANTEST以6GSPM结合开放式模块架构的T2000测试系统提供了高效低成本的测试解决方案,可以应对HDMI等各种高速接口的测试要求,人性化的操作界面还为编程和调试提供了极大的便利。

OBS核心节点高速接口系统的研究与实现

光突发交换(OBS:Optical Burst Switch)网络在未来的光交换网络中占有很重要的位置。但目前对OBS的研究大都只限于理论,本文对OBS系统的实现进行了讨论。简述了核心节点控制的基本模块划分,重点对核心控制节点中的光电转换高速接口进行阐述。明确了高速接口的功能,详述了实验系统中的软硬件模块划分,硬件器件的选用以及匹配电路的设计;提出并分析了几种同步方案的选择;最后给出了已搭建系统完成的测试结果,并提出了进一步改进系统的设想。

万兆以太网交换机高速接口的信号完整性仿真

万兆以太网交换机物理层高速接口的信号速率达到了10.312 5 Gb/s,高速接口的信号完整性成为整个万兆以太网交换机设计的关键技术之一。利用Hyper Lynx仿真工具,对万兆以太网物理层高速接口进行了无源通道建模,运用S参数详细分析了影响高速接口信号传输特性和反射特性的各方面因素。依据仿真结果,给出了实际可行的优化配置方案。仿真方法适合于10 Gb/s及以上信号的无源通道仿真分析,为此类高速接口PCB设计提供了有益的参考。