基于SRapidIO及PCIe协议的雷达多通道数据光纤高速记录系统

针对目前雷达原始零中频数据后期重新分析的需求,实现低成本的雷达多通道高速数据记录的目的,通过对串行高速输入输出(SRIO)协议三层链路建立过程的分析与实测,设计了基于光纤传输的雷达数据接口,解决了雷达处理机与数据记录卡间Xilinx与Altera两个FPGA厂商SRIO协议互连的问题,以及设计了基于分页DMA控制的PCIe协议接口转换与数据乒乓记录系统,实现了数据传输接口的标准化,实现了高速数据的低成本与高可靠记录。本系统的实现解决了新体制雷达获取实测数据中面临的数据量大、数据通道多、雷达与记录端的远距离传输问题。

基于嵌入式操作系统VxWorks的SCSI硬盘高速记录系统

介绍了由基于VxWorks的实时嵌入式操作系统、多个SCSI硬盘阵列以及高帧频CCD数字相机构成的嵌入式高速记录系统。

高速连续数据记录系统中双页缓存的设计和实现

在高速连续数据记录系统中,存储设备需要速度匹配单元来实现高速连续数据记录。文章讨论了双页缓存在高速连续记录系统中的作用,并以实际开发的记录系统为例,详细介绍了双页缓存的设计和实现。

高速连续数据记录系统的浮动校验组方法

在很多实时应用领域，如遥感遥测、雷达数据采集中都需要高速连续数据记录系统。文章针对基于盘阵列结构的记录系统，提出了一种提高其可靠性的方法浮动校验组方法。与传统容错方法相比，浮动校验组方法通过阵列结构的动态改变，可以显著提高盘阵列记录系统的可靠性。

高速连续数据流记录系统中并行处理接口的研究

为了解决高速数据流的连续记录/读取与存储介质速度慢之间的矛盾,文中用FPGA设计了基于RAID结构的并行处理接口,实现了高速数据的分割降速、合并/恢复、纠错重构,解决了高速数据流连续存储中的I/O瓶颈问题。并行处理接口采用了流水线的设计方式及动态的逻辑配置,使得系统性能得到很大的优化,解决了高速数据处理中的延迟、数据错误、工作时序不同步等问题。并行处理接口最终在实验系统中实现了对高达160MB/S连续实时数据流的处理。