大型传感器网络中高速连续数据流的缓存策略

大型传感器网络是指一种规模巨大的传感器网络,其传感器节点多达上万个(设为n),如果每个传感器的采样率为1ms,每个采样点为24bits,则整个网络产生的数据总流量可高达24nkbps(因为n可达上万,所以流量可达几百Mbps)。如何实现这个巨大网络中传感器节点到基站的高速连续数据流的缓存,是保证整个网络顺利运行的关键所在。采用FPGA和异步FIFO的结合,完美地解决了这个问题。

高速连续数据流记录系统中并行处理接口的研究

为了解决高速数据流的连续记录/读取与存储介质速度慢之间的矛盾,文中用FPGA设计了基于RAID结构的并行处理接口,实现了高速数据的分割降速、合并/恢复、纠错重构,解决了高速数据流连续存储中的I/O瓶颈问题。并行处理接口采用了流水线的设计方式及动态的逻辑配置,使得系统性能得到很大的优化,解决了高速数据处理中的延迟、数据错误、工作时序不同步等问题。并行处理接口最终在实验系统中实现了对高达160MB/S连续实时数据流的处理。