基于DSP高速外扩FLASH的高精度数据采集系统

为了满足微固体模态陀螺对数据进行数字处理需要的大量的高精度数据的要求,设计了一种高精度大容量数据采集系统。该系统包括控制单元即DSP芯片TMS320F2812、高精度数据转换芯片AD7656以及大容量数据存储FLASH芯片K9F1G08UOB。该系统已经进行了阶段模拟测试,测试结果显示精度达到10-3mV数量级,可以满足系统需求,为后续数据处理以及分析提供了宝贵的数据材料。

基于DSP的高速外扩存储器的设计

介绍一种能与DSP速度相匹配的外扩高速存储器的设计,外扩存储器按地址分为2个模块:一个是SRAM模块,另外一个是FLASH模块,一个作为数据存储器,另一个作为地址存储器。采用IS61LV25616作为SRAM,这种存储芯片的存取时间快且功耗低,非常适合与高速的DSP配合使用;FLASH采用的是三星公司生产的存储器K9F1G08。各个模块从元器件的选择、硬件实现方面介绍了存储器的实现过程。在FLASH模块中还介绍了K9F1G08写操作流程,并简单描述了DSP的在线编程方法。该系统在现场实时采集系统中发挥了重要的作用,给后续数据的分析提供了宝贵的数据材料。

基于ARM7内核的LPC2148对240x320屏的驱动

当前,手机显示屏物美价廉,性能优良且易于购买。充分利用手机显示屏的这些优势,将其开发应用到产品中去,就可大大降低产品的成本,缩短研发周期。本文以一个具体事例详述了开发3.2寸手机显示屏的过程以及要点,给出了驱动手机显示屏的原理图、软件以及手机显示屏的供货商。

一种宽范围、高精度的带宽自适应式四相DLL

NAND Flash存储器具有读写速度高、容量大、可靠性高等优点,被广泛用于固态硬盘、存储卡、U盘等应用中,成为数据中心和消费电子的核心存储元件。开放NAND闪存接口国际标准作为NAND Flash与控制器之间通用接口协议,严格定义了数据传输相关的控制指令、工作时序、电平要求等规范。根据当前ONFI 4.2国际协议标准对NAND Flash高速接口的多相位读写时钟的性能要求,设计了一种具有带宽自适应式延迟链结构的四相输出延迟锁相环,具有宽频锁定和高精度锁定的优点。在设计延迟锁相环中,为了解决宽频率范围下传统延迟链延迟时间有限的问题,提出一种可配置延迟链电路结构,可在不同频段下选择使用相应的延迟单元,从而扩展频率范围并保持精度;提出一款基于鉴频器的自适应控制电路,能跟踪输入时钟频率,自动配置延迟链,实现输出延迟锁相环带宽的自适应。基于SMIC 28nm HKCMOS工艺完成了输出延迟锁相环电路设计。仿真验证结果表明,在25℃、0.9 V电源电压、tt工艺角下,该输出延迟锁相环可产生四相时钟生成,且锁定范围为[22 MHz,1.6 GHz],最高锁定精度为17ps,完全满足ONFI国际标准对多相时钟产生的频率范围和精度要求。