高阻衬底集成电路抗闩锁效应研究

研究用增加多子保护环的方法抑制功率集成电路的闩锁效应,首次给出环距、环宽设计与寄生闩锁触发阈值的数量关系,并比较了不同结深的工序作为多子环的效果。对于确定的设计规则,还比较了不同电阻率衬底材料的CMOS单元中的闩锁效应,结果表明合理设计可以有效地改善高阻衬底的寄生闩锁效应,仿真结果验证了正确性。

高阻衬底CMOS外延工艺研究

针对于高阻衬底、高阻外延工艺与常规CMOS工艺的兼容性进行研究,主要讨论了CMOS外延工艺中确定有效外延层厚度的实验过程。

高阻衬底集成电路抗闩锁效应探讨

闩锁效应会严重导致电路的失效,甚至是烧毁芯片.采用增加多子保护环的方法来抑制功率集成电路的闩锁效应,而且给出环宽设计、环距与寄生闩锁触发阈值的数量关系,并且比较了不同结深的工序作为多子环的效果.对于给定的设计规则,比较了不同电阻率衬底材料的CMOS单元中的闩锁效应,结果表明了合理设计可以有效地改善高阻衬底的寄生闩锁效应.

高阻硅衬底的高质量Ⅲ族氮化物外延及其研究

GaN器件因为特殊的2DEG(形成密度高达2×10^(13)cm^(-2))的高电子密度和高迁移率,在高频高压大功率微电子器件领域具有很大的应用前景。在本文的研究中,通过使用MOCVD(金属有机化学气相沉积系统)成功地在8英寸高阻硅衬底上外延生长出AlGaN/GaN HEMT薄膜材料,实验结果表明外延片光滑均匀无裂纹、翘曲度较低、结晶质量好、传导性佳,并且抗击穿能力强。

高阻Si衬底对SiGe HBT高频性能的改善研究

选用电阻率高达1 000Ω·cm的硅衬底结构改善SiGe HBTs频率性能。介绍了器件的结构设计,根据衬底寄生参数模型分析了衬底阻抗影响器件高频性能的原理,计算出器件f_T和f_(max)随衬底电阻率变化的规律。测试结果表明,高电阻率衬底器件比n^+衬底器件的特征频率f_T提高了28%,而最高振荡频率f_(max)提高了47.7%;表明高电阻率衬底基本消除了SiGe HBT中大多数容性寄生网络;通过对器件的最小噪声系数的计算与测试分析,发现高阻Si衬底的引入使器件的噪声系数在低频时几乎不变,在高频时轻微增加。

Si/SiO_2系统电荷对高阻硅基CPW传输损耗的影响

通过高频C-V测试得到实验制备的共平面波导(CPW)下方的Si/SiO2系统电荷主要表现为正电荷,其密度约为4.8×1010/cm2。三种不同衬底上50Ω共平面波导分别为直接制备于高阻硅上、高阻硅氧化层上、去除信号线与地线间的高阻硅氧化层上。20GHz时,测得上述三种CPW的微波传输损耗分别为-0.88dB、-2.50dB及-1.06dB,因此去除线间氧化层使得传输线损耗降低了1.44dB。此外还测试了高阻硅氧化层和除去线间氧化层的高阻硅氧化层上的两种CPW的传输损耗随外加偏压的变化。

基于高电阻率衬底的Si/SiGe HBT(英文)

介绍了一种基于电阻率高达1000Ω.cm的硅衬底的锗硅异质结晶体管的研制。首先根据衬底寄生参数模型分析了衬底对器件高频性能的影响,然后设计了器件的材料与横向结构尺寸,该器件采用掩埋金属自对准技术在3μm工艺线上制备而成,测得其典型直流电流增益为120,BVCEO为9.0V,fT为10.2GHz,fmax为5.3GHz,比同结构尺寸的常规N+衬底Si/SiGeHBT的fT和fmax分别高出3.9GHz和1.5GHz。

用于40Gb/s光电子器件的新型低成本硅基过渡热沉

提出了一种新型低成本硅基过渡热沉,用以实现高达40Gb/s的高速光电子器件封装.采用高阻硅衬底作为热沉基底,制作出了0～40GHz范围内传输损耗小于0.165dB/mm的共面波导传输线.热沉中采用Ta2N薄膜电阻作为负载以实现器件的阻抗匹配,达到了0～40GHz范围内低于-18dB的宽带低反射特性.和传统硅基平台相比,新型硅基热沉更具有制作工艺简单、导热性能良好等优点.为了证明其实用性,热沉被应用于高速电吸收调制器的管芯级封装测试,获得了超过33GHz的小信号调制带宽特性,在硅基热沉上首次实现可用于40Gb/s系统的光电子器件.

Si基微波单片集成电路的发展

随着半导体制造技术和材料技术的进步,Si基微波单片集成电路逐渐向高频、高线性、低噪声、低成本方向发展。介绍了近年国内外在Si基微波单片集成电路在制造工艺、电路结构和制作材料上的革新,阐述了三维Si微波单片集成电路技术、隔离槽技术、Si高阻衬底技术、SiGe技术等对Si基微波单片集成电路发展的影响,并列举了一些典型的应用。最后展望了Si基微波单片集成电路的发展前景。