高频C-V法在肖特基势垒接触退化失效分析中的应用

ＧａＡｓＭＥＳＦＥＴ的栅极肖特基势垒接触退化的主要失效机理是栅金属下沉和栅金属扩散，因而引起有效沟道宽度减小或沟道掺杂浓度的下降。笔者用高频Ｃ－Ｖ法测定试验前后沟道载流子浓度随深度分布的变化，可获得栅金属下沉和栅金属扩散的信息。

MOS结构电容高频C-V特性的应用

CMOS工艺的发展要求栅介质层厚度不断减薄,随着栅极漏电流的不断增大使用准静态的方法测量器件特性不稳定。根据这一情况,提出用高频电容电压(C-V)来评价深亚微米和超深亚微米器件工艺。通过高频C-V法结合MOS相关理论可以得到介质层的厚度、最大耗尽层宽度、阈值电压、平带电压等参数以及栅介质层中各种电荷密度的分布,用以评价栅介质层和衬底的界面特性。文章提出通过电导对测量结果进行修正,使其能够适用更小尺寸器件的要求,使高频C-V法能够在不同的工艺下得到广泛的应用。

利用高频C-V特性评价CMOS工艺

MOS结构电容由于其结构简单并且和CMOS工艺兼容,是进行实时工艺监控和测试工艺参数的重要测试结构。采用通过对相同工艺不同厂家生产的两批电容样品进行高频C-V测试,编程计算提取器件相关参数。通过对比同一厂家样品中相同面积MOS电容和不同面积电容参数的分布特性,以及不同厂家样品各个参数的差异,对CMOS相关工艺进行评价。为工艺过程以及相关设计的改进提供参考依据。

Er_2O_3栅介质积累端电容频率色散效应的研究

采用分子束外延(MBE)方法在Si(001)衬底上生长了Er2O3薄膜。高分辨率透射电子显微镜(HRTEM)测试显示Er2O3薄膜保持了在衬底上完好的外延,样品为均匀的单晶结构。将单晶Er2O3薄膜制备成MOS结构并对其做电容-电压(C-V)测试时,发现样品在高频时积累端电容出现了很大程度的频率色散现象。为了解释这种现象,提出了样品中存在缺氧层的结构模型。对该模型等效电路阻抗表达式推导得到了电容-频率方程,并将此方程与实验数据进行拟合,得到的图形、变量参数表明,未完全氧化的插入层是高频MOS C-V测试出现频率色散现象的主要原因。因此认为要消除Er2O3栅介质积累端的频率色散效应,需要尽量减少或避免缺氧层的形成。

工艺参数对真空紫外光直接光CVD SiO_2-Si界面特性的影响

采用高频（１ＭＨｚ）Ｃ－Ｖ测试和红外谱，研究了工艺参数对Ｘｅ激发真空紫外光直接光ＣＶＤＳｉＯ２的ＳｉＯ２／Ｓｉ界面特性的影响。结果表明，衬底温度Ｔｓ对固定氧化物电荷密度ΔＮｏｔ、慢界面态密度ΔＮｓｔ的影响比反应室总气压Ｐｃ和ＳｉＨ４／Ｏ２分压比显著。ΔＮｏｔ和ΔＮｓｔ在１１０℃附近有极小值，约为１０１０ｃｍ－２量级。Ｔｓ＞１２０℃，ΔＮｏｔ呈正电荷性，Ｔｓ＜１１０℃，ΔＮｏｔ呈负电荷性。Ｓｉ—Ｏ—Ｓｉ伸缩振动吸收峰位在１０６０～１０８０ｃｍ－２间，随Ｔｓ的减少而增加。

碳化硅基上3UCVD淀积二氧化硅及其C-V性能测试

利用 3UCVD技术在p型 4H SiC上制备了栅氧化层 ,其正的氧化物电荷密度仅有 1 6× 1 0 1 1 cm- 2 ,这一结果优于传统的热氧化工艺 .为检验氧化层质量所做的高频C V测试采用了正面接地的新的测试结构 。

存在集中分布界面态的异质结的C-V特性研究

提出用高频C－V法测量半导体异质结中集中分布的界面态的能级位置的方法，并分析了测试温度以及由异质结的能带偏移所引起的载流子积累对测试结果的影响．用这一方法对GaS／GaAs和Znse／GaAs两种异质结进行了测试，发现在这两种异质界面上均存在集中分布的界面态，其能级位置分别为Ec-0.41eV,Ec-0．51eV．