基于0.1-μm GaAs pHEMT工艺的最小噪声系数3.9 dB的66~112.5 GHz低噪声放大器

本文基于0.1-μm砷化镓赝配高电子迁移率晶体管(GaAs pHEMT)工艺,研制了一款覆盖整个W波段的宽带低噪声放大器。提出了一种由双并联电容组成的旁路电路,能够提供宽带射频接地,减小了级间串扰,利于实现宽带匹配。采用双谐振匹配网络实现了宽带的输入匹配和最佳噪声匹配。实测结果显示,最大增益在108 GHz处达到20.4 dB,在66~112.5 GHz范围内,小信号增益为16.9~20.4 dB。在90 GHz处,实测噪声系数为3.9 dB。实测的输入1-dB压缩点在整个W波段内约为-12 dBm。

射频低噪声放大器提高三阶交截点方法探讨

随着现代通信技术的进步,特别是4G,5G等无线移动通信的高速发展,多正交振幅调制(QAM)等高频谱利用率的调制方式得到广泛应用,对无线通信系统提出了更高、更严格的线性要求。射频低噪声放大器(RF LNA)作为射频前端(RF FEM)的第1个有源器件,其非线性特征直接影响系统的信号质量和动态范围。以3阶交调为例,低噪声放大器需要足够的输入3阶交截点,以确保即使在强干扰信号下也能提供预期的性能。基于3阶非线性模型,该文简要分析了3阶交调的理论模型,梳理了提高3阶交截点的方法,归纳研究了近年来相关的研究成果与进展,并展望了未来的发展趋势。

基于70 nm InP HEMT工艺的230~250 GHz低噪声放大器设计

基于70 nm InP HEMT工艺,设计了一款五级共源放大级联结构230~250 GHz低噪声太赫兹单片集成电路(TMIC)。该放大器采用扇形线和微带线构成栅极和源极直流偏置网络,用以隔离射频信号和直流偏置信号;基于噪声匹配技术设计了放大器的第一级和第二级,基于功率匹配技术设计了中间两级,最后一级重点完成输出匹配。在片测试结果表明,230~250 GHz频率范围内,低噪声放大器的小信号增益大于20 dB。采用Y因子法对封装后的低噪声放大器模块完成了噪声测试,频率为243~248 GHz时该MMIC放大器噪声系数优于7.5 dB,与HBT和CMOS工艺相比,基于HEMT工艺的低噪声放大器具有3 dB以上的噪声系数优势。

一种高精度低噪声运算放大器设计

设计并实现了一种高精度低噪声运算放大器。提出了一种基极电流消除技术,补偿了输入对管基极电流,有效地降低了运算放大器的输入偏置电流,从而能够通过提高输入对管的集电极电流来减小输入噪声电压,实现了较低的运算放大器总等效输入噪声。同时,采用集电极-发射极电压补偿电路,消除了厄利效应的影响,提高了电路精度。电路采用36 V互补双极工艺流片,测试结果表明,芯片的失调电压为6.94μV,在1 kHz下的电压噪声密度为5.6 nV/√Hz,电流噪声密度为0.9 pA/√Hz。

高IP3微波低噪声放大器的仿真设计

本文使用Ansoft公司微波电路CAD软件Serenade,设计了智能 天线实验系统接收端的高IP3低噪声放大器(LNA),设计采用西 门子硅锗晶体管SiGe BFP520。文中着重对提高电路的线性度和 稳定性、降低噪声系数及改善电路的输入/输出匹配特性的方法进 行了分析研究。仿真结果表明,这些方法是正确有效的。

X波段平衡式限幅低噪声放大器MMIC

为满足接收机的小型化需求,基于GaAs赝配高电子迁移率晶体管(PHEMT)工艺设计了一款用于8~12 GHz的平衡式限幅低噪声放大器(LNA)单片微波集成电路(MMIC)。将Lange电桥、限幅器、LNA集成在同一衬底上,Lange电桥采用异形设计,芯片比传统尺寸降低30%以上;限幅器级间采用电感匹配结构,提升MMIC的工作带宽;LNA采用并联负反馈、源极电感负反馈以及电流复用拓扑结构,实现超低功耗和良好的稳定性。芯片采用整体最优化设计,在片测试结果表明,在工作频带内,限幅LNA MMIC芯片的增益为(25±0.2)dB(去除1 dB斜率),噪声系数小于1.6 dB,总功耗小于100 mW,耐功率大于46 dBm,该芯片尺寸为2.8 mm×2.4 mm,充分体现了集成工艺的性能和尺寸优势。

2~18 GHz GaAs超宽带低噪声放大器MMIC

基于90 nm GaAs赝配高电子迁移率晶体管(PHEMT)工艺设计并制备了一款2~18 GHz的超宽带低噪声放大器(LNA)单片微波集成电路(MMIC)。该款放大器具有两级共源共栅级联结构,通过负反馈实现了超宽带内的增益平坦设计。在共栅晶体管的栅极增加接地电容,提高了放大器的高频输出阻抗,进而拓宽了带宽,提高了高频增益,并降低了噪声。在片测试结果表明,在5 V单电源电压下,在2~18 GHz内该低噪声放大器小信号增益约为26.5 dB,增益平坦度小于±1 dB,1 dB压缩点输出功率大于13.5 dBm,噪声系数小于1.5 dB,输入、输出回波损耗均小于-10 dB,工作电流为100 mA,芯片面积为2 mm×1 mm。该超宽带低噪声放大器可应用于雷达接收机系统中,有利于接收机带宽、噪声系数和体积等的优化。

某型雷达低噪声放大器的HPM毁伤效应研究

低噪声放大器(LNA)作为雷达接收系统中最敏感的部件,极易受到高功率微波(HPM)武器的前门耦合攻击,从而影响雷达整体性能。首先分析了HPM对LNA的毁伤机理,然后设计了LNA的HPM注入毁伤实验平台,对某型雷达的LNA的毁伤机理和毁伤阈值进行实验验证。结果表明,该型雷达的LNA不受HPM线性效应影响,当HPM超过其毁伤阈值后,器件内的场效应放大器(FET)栅源之间发生热烧融,造成LNA受到永久性损伤,性能失效。本结论可为该型雷达装备抗HPM毁伤效能评估和HPM防护设计提供数据支撑。

0.5dB噪声系数高线性有源偏置低噪声放大器

设计了一种宽带、噪声系数仅为0.48dB的有源偏置超低噪声放大器。低噪声放大器采用0.5μm GaAs E-PHEMT工艺研制,2.0mm×2.0mm×0.75mm 8-pin双侧引脚扁平无铅封装,具有低噪声、高增益、高线性等特点,是GSM/CDMA基站应用上理想的一款低噪声放大器。

四极质谱检测中复合放大器的低噪声高带宽设计

四极质谱峰信号是10^-11～10^-6A级的微弱电流，并且快速变化，所以在大动态范围内实现放大器的低噪声和高带宽是设计关键。本文设计了一种开环增益可调整的同相输入复合跨阻抗放大器，并分析了开环增益对信号和噪声的影响。在较低放大倍率时，改变开环增益后放大器会降低自身产生的噪声，实现低噪声；在较高放大倍率时，改变开环增益后放大器能扩展被极高阻值的反馈电阻和寄生电容降低的信号带宽。实验结果表明：与反相输入复合放大器相比，同相输入复合放大器在10^6～10^7V／A放大时能降低5％～30％噪声，在10^8V／A放大时可扩展带宽1．8倍并提高10％～15％质谱峰强度。在10^6～10^8V／A大动态范围内，同相输入复合放大器可降低噪声和扩展带宽，提高了四极质谱峰的信噪比、灵敏度和分辨率。

高增益自偏S波段MMIC低噪声放大器

报道了具有高增益自偏结构的低噪声S波段MMIC宽带低噪声高增益放大器.该放大器是采用国际先进的0.25μmPHEMT工艺技术加工而成.电路设计采用了两级级联负反馈结构,并采用电阻自偏压技术,单电源供电,使用方便,可靠性高,一致性好.MMIC芯片测试指标如下:在1.9～4.2GHz频率范围内,输入输出驻波小于2.0,线性功率增益达30dB,带内增益平坦度为±0.7dB,噪声系数小于2.7dB.芯片尺寸:1mm×2mm×0.1mm.这是国内报道的增益最高,芯片面积最小的S波段放大器.

高增益K波段MMIC低噪声放大器

基于0.25μm PHEMT工艺,给出了两个高增益K波段低噪声放大器.放大器设计中采用了三级级联增加栅宽的电路结构,通过前级源极反馈电感的恰当选取获得较高的增益和较低的噪声;采用直流偏置上加阻容网络,用来消除低频增益和振荡;三级电路通过电阻共用一组正负电源,使用方便,且电路性能较好,输入输出驻波比小于2.0;功率增益达24dB;噪声系数小于3.5dB.两个放大器都有较高的动态范围和较小的面积,放大器1dB压缩点输出功率大于15dBm;芯片尺寸为1mm×2mm×0.1mm.该放大器可以应用在24GHz汽车雷达前端和26.5GHz本地多点通信系统中.

5～22 GHz平坦高增益单片低噪声放大器

使用0.25μm G aA s PHEM T工艺技术,设计和制造了性能优良的5-22 GH z两级并联反馈单片低噪声放大器。在工作频率5-22 GH z内,测得增益G≥18 dB,带内增益波动ΔG≤±0.35 dB,噪声系数N F≤3.2 dB,输入输出驻波V SW R≤1.7,最小分贝压缩点输出功率P1dB≥10.5 dBm,电流增益效率达2.77 mA/dB。测试结果验证了设计的正确性。

2dB噪声系数的Ka波段宽带高增益单片低噪声放大器(英文)

报道了一种基于商用0.15μm赝配高电子迁移率晶体管工艺的单片低噪声放大器,工作频率范围为23~36GHz.它采用自偏置结构.对晶体管栅宽进行了优化设计减小栅极电阻,以得到低的噪声系数.采用吸收回路和加电阻电容网络的直流偏置结构提高电路稳定性,用多谐振点方法和负反馈技术扩展带宽.测试结果表明,其噪声系数低于2.0dB,在31GHz处,噪声系数仅为1.6dB.在整个工作频带范围内,增益大于26dB,输入回波损耗大于11dB,输出回波损耗大于13dB.36GHz处的1dB压缩点输出功率为14dBm.芯片尺寸为2.4mm×1mm.

60GHz高增益宽带单片集成低噪声放大器

基于0.15μm GaAs pHEMT工艺,设计和制作了一款宽带单片集成低噪声放大器.放大器设计采用四级级联的拓扑结构以获得高增益.芯片尺寸2mm×1mm.实测性能指标为：工作频段45-65GHz,增益18±1.5dB,输入驻波比小于3,输出驻波比小于2.3,直流功耗96mW.在增益、带宽和功耗上达到国际现有产品指标.该芯片可被应用于60GHz宽带无线通信系统.

7～13.5GHz单片低噪声放大器设计

采用0.15μm GaAs PHEMT工艺,设计了一款7～13.5 GHz宽带低噪声放大器单片集成电路。该单片集成电路可用于点对点、点对多点通信以及测试仪器和测试系统中。电路采用两级级联的放大结构,每级采用自偏压技术实现单电源供电。电路中增加并联负反馈结构,以提高增益平坦度。电路输出后端增加阻性电路,提高部分频段的稳定性,在全频段上满足无条件稳定的条件。在频率为7～13.5 GHz范围内,外加工作电压3 V,对低噪声放大器芯片进行了在片测试,测试结果表明,在带内放大器的噪声系数小于1.6 dB,小信号增益大于17 dB,输入回波损耗低于-12 dB,输出回波损耗低于-15 dB;低噪声放大器芯片面积为2.15 mm×1.15 mm。

C波段高增益低噪声放大器单片电路设计

主要介绍了C波段高增益低噪声单片放大器的设计方法和电路研制结果。电路设计基于Agilent ADS微波设计环境,采用GaAs PHEMT工艺技术实现。为了消除C波段低噪声放大器设计中在低频端产生的振荡,提出了在第三级PHEMT管的栅极和地之间放置RLC并联再串联电阻吸收网络的方法,降低了带外低频端的高增益,从而消除了多级级联低噪声放大器电路中由于低频端增益过高产生的振荡。通过电路设计与版图电磁验证相结合的方法,使本产品一次设计成功。本单片采用三级放大,工作频率为5～6GHz,噪声系数小于1.15dB,增益大于40dB,输入输出驻波比小于1.4∶1,增益平坦度ΔGp≤±0.2dB,1dB压缩点P-1≥10dBm,直流电流小于90mA。

一款130～140 GHz MMIC低噪声放大器

基于90 nm栅长的InP高电子迁移率晶体管(HEMT)工艺,研制了一款工作于130~140 GHz的MMIC低噪声放大器(LNA)。该款放大器采用三级级联的双电源拓扑结构,第一级电路在确保较低的输入回波损耗的同时优化了放大器的噪声,后两级则采用最大增益的匹配方式,保证了放大器具有良好的增益平坦度和较小的输出回波损耗。在片测试结果表明,在栅、漏极偏置电压分别为-0.25 V和3 V的工作条件下,该放大器在130~140 GHz工作频带内噪声系数小于6.5 dB,增益为18 dB±1.5 dB,输入电压驻波比小于2∶1,输出电压驻波比小于3∶1。芯片面积为1.70 mm×1.10 mm。该低噪声放大器有望应用于D波段的收发系统中。

一种低噪声高增益零中频放大器的设计与实现

文中介绍了一种低噪声的零中频放大器的设计与实现,通过选用合适的集成运算放大器芯片,完成低噪声、高增益并具备滤波效果的零中频放大器的设计。阐述了运放芯片的选择依据,电路的工作原理并使用Cadence制板软件完成了电路板的设计。实际测试结果表明,该电路工作稳定,噪声、增益、滤波特性等效果均很好。