新一代栅介质材料——高K材料

介绍了微电子工业的发展趋势和Si O2作为CMOS栅介质减薄所带来的问题,从而引出对高K材料的需求,简单介绍了作为栅极介质的各种高介电常数材料的性能的比较及制备高K薄膜的主要方法,总结了一些高K材料的研究现状,论述了目前有待进一步解决的问题,并展望了高K材料的发展趋势。

高k材料/金属栅电极迈向大规模量产

到了45纳米技术节点,高介电常数绝缘材料和金属栅电极将被用于制造逻辑电路器件。而采用高金属功函数和能隙工程电荷陷阱的闪存也能从这些项技术中获益。

名词术语释义——高k材料

在不同晶体管之间需要更好的绝缘，以避免电流泄漏。在90nm工艺之后，不同晶体管的间距变得非常之短，电流泄漏现象变得异常严重。虽然采用SOI可以有效隔断各电极向衬底流动的漏电流，使其只能够通过晶体管流动，但它对于同级晶体管之间的阻隔效果并不理想；继续用二氧化硅做为晶体管绝缘层也是不可取的。用高k值的氧化物材料来制造晶体管的栅极，

脉冲测量技术越过高K材料电荷捕获的壁垒

由于高介电常数的栅电路结构在俘获电荷机制上存在负面影响,常规的直流量测技术已经捉襟见肘了。脉冲电流-电压量测技术能够彻底解决这一难题,从而得到高介电常数栅电路结构晶体管的本征电学表现。

MOS器件Hf基高k栅介质的研究综述

随着金属氧化物半导体(MOS)器件尺寸的持续缩小,HfO2因其介电常数(k)高、带隙大等特点,成为取代传统SiO2栅介质最有希望的候选材料.本文综述了Hf基高k栅介质薄膜的近年的研究进展.针对HfO2结晶温度低、在HfO2薄膜和Si衬底间易形成界面层导致漏电流大、界面态密度高、击穿电压低等问题,回顾了最近论文报道的两种策略,即掺杂改性和插入缓冲层.接着举例讨论了Hf基材料从二元到掺杂氧化物/复合物的演变、非Si衬底上淀积Hf基高k栅介质、Hf基高k栅介质的非传统MOS器件结构,为集成电路(IC)中MOS器件的长期发展提供一些思路.

新型高k栅介质材料研究进展

随着半导体技术的不断发展 ,MOSFET (metal oxide semiconductorfieldeffecttransistor)的特征尺寸不断缩小 ,栅介质等效氧化物厚度已小至nm数量级。这时电子的直接隧穿效应将非常显著 ,将严重影响器件的稳定性和可靠性。因此需要寻找新型高k介质材料 ,能够在保持和增大栅极电容的同时 ,使介质层仍保持足够的物理厚度来限制隧穿效应的影响。本文综述了研究高k栅介质材料的意义 ;MOS栅介质的要求 ;主要新型高k栅介质材料的最新研究动态 ;

多元高k氧化物材料的研究进展

近年来,多元高k氧化物材料一直是高k材料研究的热点。从材料结构以及物理性能研究方面对多元高k氧化物如多元稀土氧化物、多元过渡金属氧化物、稀土氧化物-过渡金属化合物的最新研究进行了总结。并对高k材料中最有应用潜力的氮氧化物和叠层栅的物理性能和研究状况进行了评述。

高K栅介质材料的研究现状与前景

论述了45～32nm技术节点下高K材料取代SiO2的必要性和基本要求,综述了高K栅介质中极具代表性的Hf基材料。研究表明,向HfO2中分别掺杂Al、Si、Ta、N等形成的复合Hf基高K栅介质材料具备较HfO2更加优异的物理结构、晶化温度、热力学稳定性以及电学特性,但与此同时也存在如何优化掺杂量、沟道载流子迁移率下降以及中间层引起的界面退化等难题。针对这些挑战,探讨了新型"堆垛结构"和引起载流子迁移率下降的物理机制,展望了高K材料在未来先进COMS器件中的应用。

扫描透射电子显微镜(STEM)在新一代高K栅介质材料的应用

扫描透射电子显微镜(STEM)原子序数衬度像(Z-衬度像)具有分辨率高(可直接"观察"到晶体中原子的真实位置)、对化学组成敏感以及图像直观易解释等优点,成为原子尺度研究材料微结构的强有力工具。本文介绍了STEM Z-衬度像成像原理、方法及技术特点,并结合具体的高K栅介质材料(如铪基金属氧化物、稀土金属氧化物和钙钛矿结构外延氧化物薄膜)对STEM在新一代高K栅介质材料研究中的应用进行了评述。目前球差校正STEM Z-衬度的像空间分辨率已达亚埃级,该技术在高K柵介质与半导体之间的界面微结构表征方面具有十分重要的应用。对此,本文亦进行了介绍。

半导体产业为高／低k材料问题而苦恼

半导体公司目前面临着令业内最杰出的工程师抠破脑袋的一对材料问题。在45nm制造商节点，对关键门氧化层引入高k介电质，同时设计出低k介电质作为铜互连绝缘的材料需求，将决定芯片工业是否将持续缩小线宽，满足由国际半导体技术蓝图(ITRS)~I]订的功率和性能目标。

先栅工艺中高K/双金属栅集成研究新进展

随着高K、金属栅材料引入到CMOS工艺,高K/双金属栅的集成已成为研究热点。利用多晶硅回刻和s杂结合两步全硅化工艺的方案,可实现低功耗和高性能电路的高K与双FUSI金属栅的集成。采用淀积-刻蚀-再淀积、双高K双金属栅的集成方案,也可实现高K与双金属栅的集成。为缓解费米能级钉扎效应,通过盖帽层或离子注入技术对高K或金属栅掺杂,可得到具有带边功函数的高K/双金属栅集成。多晶硅/金属栅复合结构为高K与双金属栅的集成提供了更灵活的选择。

高介电聚合物/无机复合材料研究进展

随着电子工业的飞速发展,电子器件小型化、高速化成为一种主导发展趋势。采用高介电材料制备的器件尺寸仅为传统振荡器和介质相的1/K,使得高介电材料成为电子材料行业一个重要的发展领域。高介电钙钛矿型无机陶瓷材料与可加工性强的聚合物材料两相复合材料结合了两相各自的优势,比如聚合物相的低温(200℃)可加工性与机械强度以及陶瓷相的高介电性,成为高介电复合材料的研究热点之一。综述了高K聚合物/无机复合材料的研究进展,介绍了其高介电理论、材料制备方法及发展动向。

超短沟道高k栅MOSFET寄生电容

寄生电容不随器件尺寸的减小而成比例减小,因此对小尺寸器件寄生电容的研究就更有意义.本文首次用矩形等效源建立了MOSFET电势分布二维半解析模型,综合半解析法和特征函数展开法求出二维电势分布函数,并由此得出寄生电容的解析表达式.研究结果表明,减小源/漏区尺寸和栅极厚度可以减小寄生电容,沟道长度的变化对寄生电容几乎没有影响,栅介电常数的增加会使边缘电容减小.模型求解时精度高、运算量小,可直接用于电路模拟程序和器件设计.

亚0.1μm高K栅介质MOSFETs的特性(英文)

用二维模拟软件 ISE研究了典型的 70 nm高 K介质 MOSFETs的短沟性能 .结果表明 ,由于 FIBL 效应 ,随着栅介质介电常数的增大 ,阈值电区减小 ,而漏电流和亚阈值摆幅增大 ,导致器件短沟性能退化 .

高k栅介质原子分辨率的电镜表征:研究进展和展望(英文)

随着特征尺寸不断缩小,CMOS器件已步入纳米尺度范围,因此纳米尺度器件的结构表征变得尤为关键。完备的半导体器件结构分析,要求确定原子位置、局部化学元素组成及局域电子结构。高分辨(分析型)透射电镜及其显微分析技术,能够提供衍衬像(振幅衬度像)、高分辨像(相位衬度像)、选区电子衍射和会聚束电子衍射、X射线能谱(EDS)及电子能量损失谱(EELS)等分析手段,已作为半导体器件结构表征的基本工具。配有高角度环形暗场探测器的扫描透射电镜(STEM),因其像的强度近似正比于原子序数(Z)的平方,它可在原子尺度直接确定材料的结构和化学组成。利用Z-衬度像配合高分辨电子能量损失谱技术,可确定新型CMOS堆垛层中的界面结构、界面及界面附近的元素分布及化学环境。近年来新开发的球差校正器使得HRTEM/STEM的分辨率得到革命性提高(空间分辨率优于0.08 nm,能量分辨率优于0.2 eV),在亚埃尺度上实现单个纳米器件的结构表征。装备球差校正器的新一代HRTEM和STEM,使得高k栅介质材料的研究进入一个新时代。本文首先介绍了原子分辨率电镜(HRTEM和STEM)的基本原理和关键特征,对相关高分辨谱分析技术(如EDS和EELS)加以比较;然后综述了HRTEM/STEM在高k栅介质材料(如铪基氧化物、稀土氧化物和外延钙钛矿结构氧化物)结构表征方面的最新进展;最后对亚埃分辨率高k栅介质材料的结构表征进行了展望。

基于AlON的4H-SiC MOS高k栅介质电性能

提高栅介质的界面质量和可靠性一直是功率碳化硅金属氧化物半导体(MOS)器件研发的核心任务之一。基于原子层沉积(ALD)技术,在n型4H-SiC上沉积了Al基高介电常数(k)栅介质材料AlON。在不同沉积后退火(PDA)温度下制备了AlON/4H-SiC MOS电容,对制备的AlON/4H-SiC MOS电容进行了高-低频电容-电压特性测试,并开展了介质零时击穿(TZDB)实验。发现当PDA温度为800℃时,得到的AlON/4H-SiC MOS电容有着较低的界面态密度、栅极电流密度和较高的介电击穿电场强度,表明经过合适的PDA工艺后,基于AlON高k栅介质材料的4H-SiC MOS器件栅介质的界面态密度得到显著降低,栅介质的介电性能和可靠性得到提高。

O.13μm工艺与248nm KrF光刻机

ITRS规划2001年实现0.13μm工艺。实际上2001年O.13μm工艺已达量产。0.13μm工艺包括248nm光刻技术、高k绝缘材料、低k绝缘材料和铜互连技术等新技术。248nm光刻技术是实现0.13μm工艺达到量产的最关键技术,为此,必须采用248nmKrFstepper(准分子激光扫描分步投影光刻机)。

退火参数对磁控溅射Al_(2)O_(3)介质电学性能的影响

氧化铝作为一种可以应用于高密度MIM电容器的高k材料,具有很大的禁带宽度和良好的热稳定性,可以有效减小漏电流。采用磁控溅射法制备了氧化铝薄膜,并对不同气氛和温度下退火的氧化铝薄膜进行了漏电和电容测试,分析和研究了影响磁控溅射氧化铝薄膜质量的因素。结果表明,退火后氧化铝薄膜的漏电减小,而且试样在氧气条件下退火的电学性能优于氮气条件。经过250℃氮气退火的试样漏电减小,5 V下漏电为9 nA左右,电容波动在10^(-1) pF量级。而经过250℃氧气退火后的试样,5 V下漏电仅为0.3 nA,且电容波动较小(~0.03 pF)。

原子层淀积制备金属氧化物薄膜研究进展

原子层淀积(ALD)技术作为一种先进的薄膜制备方法近年来越来越得到重视,它能精确地控制薄膜的厚度和组分,实现原子层级的生长,生长的薄膜具有很好的均匀性和保形性,因而在微电子和光电子等领域有广泛的应用前景。本文综述了ALD技术的基本原理,及其在金属氧化物薄膜制备上的研究进展。

考虑量子效应的高k栅介质SOI MOSFET特性研究

本文主要研究考虑量子效应的高k栅介质SOIMOSFET器件特性.通过数值方法自洽求解薛定谔方程和泊松方程,得到了垂直于SiO2/Si界面方向上载流子波函数及能级的分布情况,结合Young模型,在考虑短沟道效应和高k栅介质的情况下,对SOIMOSFET的阈值电压进行模拟分析.结果表明:随着纵向电场的增加,量子化效应致使反型层载流子分布偏离表面越来越严重,造成了有效栅氧化层厚度的增加和阈值电压波动.采用高k栅介质材料,可以减小阈值电压,抑制DIBL效应.较快的运算速度保证了模拟分析的效率,计算结果和ISE仿真结果的符合说明了本文的模型精度高.