28nm高K金属栅技术平台光阻回刻工艺中提高刻蚀工艺稳定性的方法研究

阐述在28nm高K金属栅(28HKMG)技术平台中解决NMOS/PMOS区域栅极阻挡层高度差的主要方案,是在金属栅极制造工艺前插入光阻回刻系列工艺流程,使NMOS区域与PMOS区域的栅极高度获得一致。但该方案在实际量产中的主要难点是第二道回刻工艺(Etch Back2,即EB2)不稳定,腔体的刻蚀速率与面内分布随着作业时间的增加会出现明显的趋势变化,导致产品端用于表征刻蚀结果的量测参数“牛角高度”(Spacer1二氧化硅保护层高度与栅极高度之间的高度差)在片内具有较高波动性,易造成缺陷,无法安全生产。为此,详细探讨28HKMG平台EB2刻蚀工艺不稳定的原因,并针对实际量产过程中发生的异常,给出切实可行的解决方案,有利于维护腔体微环境稳定,提高产品质量。

28nm HKMG技术中镍硅化物异常生长引发的失效

针对28nm高介电常数金属栅(HKMG)技术研发初期出现的镍硅化物异常导致的失效进行了深入探究。发现第二道镍硅化物激光退火工艺对产品良率有重要影响。对裸晶内失效位置进行透射电子显微镜(TEM)检测,结果表明失效区域均为PMOS器件的SiGe区域。这意味着在相同的热预算条件下,PMOS的工艺窗口相较于NMOS会更狭窄。结合激光退火工艺特性,在首次扫描过程中,受降温阶段的影响,晶圆特定区域会累积额外热量,使得该区域热预算异常升高,镍硅化物产生异常,导致产品良率损失;当激光退火温度降低40℃,镍硅化物缺陷问题得以成功解决,产品良率也得到明显提升。

微波退火对高k/金属栅中缺陷的修复

研究了微波退火(MWA)对高k/金属栅中缺陷的修复作用。在频率为1和100 kHz下,对所有Mo/HfO2/Si(100)金属-绝缘体-半导体(MIS)结构样品进行C-V特性测试。通过在频率为100 kHz下测量的C-V特性曲线提取出平带电压与电压滞回窗口,从而估算出高k/金属栅中固定电荷密度和电荷陷阱密度,并用Terman方法计算出快界面态密度。通过研究在频率为1 kHz下测量的C-V特性曲线扭结,定性描述高k/金属栅中的慢界面态密度。结果表明,微波退火后,固定电荷、电荷陷阱、快界面态和慢界面态得到一定程度的修复。此外,和快速热退火相比,在相似的热预算下,微波退火可修复高k/金属栅中更多的固定电荷、慢界面态和电荷陷阱。但对于快界面态的修复,微波退火没有明显的优势。

先栅工艺中高K/双金属栅集成研究新进展

随着高K、金属栅材料引入到CMOS工艺,高K/双金属栅的集成已成为研究热点。利用多晶硅回刻和s杂结合两步全硅化工艺的方案,可实现低功耗和高性能电路的高K与双FUSI金属栅的集成。采用淀积-刻蚀-再淀积、双高K双金属栅的集成方案,也可实现高K与双金属栅的集成。为缓解费米能级钉扎效应,通过盖帽层或离子注入技术对高K或金属栅掺杂,可得到具有带边功函数的高K/双金属栅集成。多晶硅/金属栅复合结构为高K与双金属栅的集成提供了更灵活的选择。

高k栅介质/金属栅结构CMOS器件的等效氧化层厚度控制技术

随着CMOS器件特征尺寸的不断缩小,绝缘栅介质层也按照等比例缩小的原则变得越来越薄,由此而产生的栅漏电流增大和可靠性降低等问题变得越来越严重。传统的SiO2栅介质材料已不能满足CMOS器件进一步缩小的需要,而利用高介电常数栅介质(高k)取代SiO2已成为必然趋势。综述了国内外对纳米尺度CMOS器件高k栅介质的等效氧化层厚度(EOT)控制技术的一些最新研究成果,并结合作者自身的工作介绍了EOT缩小的动因、方法和展望。

金属栅/高k基FinFET研究进展

对比传统的平面型晶体管,总结了三维立体结构FinFET器件的结构特性。结合MOS器件栅介质材料研究进展,分别从纯硅基、多晶硅/高k基以及金属栅/高k基三个阶段综述了Fin-FET器件的发展历程,分析了各阶段FinFET器件的材料特性及其在等比缩小时所面临的关键问题,并着重从延迟时间、可靠性和功耗三方面分析了金属栅/高k基FinFET应用于22 nm器件的性能优势。基于短沟道效应以及界面态对器件性能的影响,探讨了FinFET器件尺寸等比缩小可能产生的负面效应及其解决办法。分析了FinFET器件下一步可能的发展方向,主要为高迁移率沟道材料、立体型栅结构以及基于新原理的电子器件。

高k金属栅NMOSFET器件阈值电压调控方法

实现对器件阈值电压的有效调控是高k金属栅(HKMG)技术面临的一项重要挑战。TiAl薄膜作为n型金属氧化物半导体场效应晶体管(NMOSFET)的功函数层被广泛地应用于HKMG结构中以实现对器件阈值电压的调控。实验采用射频(RF)-直流(DC)磁控溅射的方式沉积TiAl薄膜,通过优化直流功率、射频功率和反应压强工艺参数,实现了对薄膜Ti/Al原子比率的调节,提高了Ti/Al原子比率分布均匀度。基于实验结果,采用后栅工艺流程制造HKMG NMOSFET,讨论不同的Ti/Al原子比率和TiAl层厚度对NMOSFET阈值电压的影响。Ti/Al原子比率增大10%,NMOSFET的阈值电压增加12.6%;TiAl层厚度增加2 nm,NMOSFET的阈值电压下降19.5%。这种方法已经被成功应用于HKMG器件的生产。

小尺寸器件的金属栅平坦化新技术

随着高k金属栅工程在45 nm技术节点上的成功应用,该技术已成为亚30 nm以下技术节点不可缺少的关键模块化工程。同时,如何保证高k金属栅能够在集成过程中得到有效的平坦化,保证器件正常性能也成为了金属后栅工艺的关键技术之一。本文提出的的金属栅反应离子刻蚀+介质再沉积+化学机械平坦化的技术,能够有效对金属栅极进行平坦化,且能避免金属栅极平坦化过程中较大面积区域的"金属过蚀"现象。

降低高k介质层微粒污染的工艺研究

随着集成电路制造技术节点进一步缩减,高k介质层金属栅工艺得到广泛应用。该工艺中,减少高k介质层淀积的微粒污染对后续膜层的生长质量至关重要。采用原子层淀积法生长了高k的HfO2层。针对高k层表面容易引入微粒污染的问题,采取了改变HfO2淀积过程反应物H2O、HfCl4的脉冲时间和冲洗时间的方法。当H2O的冲洗时间增加量为3000 ms时,微粒数量、杂质Cl离子含量显著降低。该工艺研究对实际工艺中高k层的可靠性、合格率的提高和生产成本的降低均有重要价值。

IMEC报道在高k／金属栅方面的进展

在国际电子器件会议（正DM）上，比利时的肌EC公司报道了其在改进平面CMOS性能方面的进展，是在32nm工艺代采用铪基高k电介质和碳化钽（TaC）金属栅。栅电介质与金属栅之间使用薄的介电质盖帽获得了低的阈值电压Vt和导带与价带边低的有效功函数（WFs）。另外，对栅堆栈加工只使用激光退火导致极小的“可维持”栅长大幅减小并改善了对短沟道效应的控制。对鳍形FET（finFET）应用与此相同的加工，可望将它用于22nm工艺代。

蚀刻设备的现状与发展趋势

概述了蚀刻技术与设备的现状,针对32nm技术节点器件制程对蚀刻设备在双重图形蚀刻、高k/金属栅材料、金属硬掩膜及进入后摩尔时代三维封装的通孔硅技术(TSV)方面挑战,介绍了蚀刻设备的发展趋势。

超深亚微米集成电路可靠性技术

就超深亚微米集成电路中高k栅介质、金属栅、Cu/低k互连等相关可靠性热点问题展开讨论,针对超深亚微米集成电路可靠性问题,提出可靠性设计、生产过程的质量控制、可靠性评价与失效分析是集成电路可靠性综合评价与保证的核心思想,为产品可靠性评价与保证提供指导性参考。

先进工艺下的版图邻近效应研究进展

在28 nm及以下工艺节点,版图邻近效应已经成为一个重要问题。文章概述了版图邻近效应的研究及应用进展,介绍了Poly-gate、High-k/Metal-gate、FinFET等不同工艺下的6种版图邻近效应二级效应,包括阱邻近效应、扩散区长度效应、栅极间距效应、有源区间距效应、NFET/PFET栅极边界邻近效应和栅极线末端效应。在此基础上,详细论述了这些二级效应的工艺背景、物理机理以及对器件电学性能的影响,归纳了目前常见的工艺改进方法。最后,从工艺角度展望了深纳米工艺尺寸下版图邻近效应的发展趋势。

不同退火氛围对TiN/HfO_(2)/SiO_(2)/Si结构电荷分布的影响

热退火技术是集成电路制造过程中用来改善材料性能的重要手段。系统分析了两种不同的退火条件(氨气氛围和氧气氛围)对TiN/HfO_(2)/SiO_(2)/Si结构中电荷分布的影响,给出了不同退火条件下SiO_(2)/Si和HfO_(2)/SiO_(2)界面的界面电荷密度、HfO_(2)的体电荷密度以及HfO_(2)/SiO_(2)界面的界面偶极子的数值。研究结果表明,在氨气和氧气氛围中退火会使HfO_(2)/SiO_(2)界面的界面电荷密度减小、界面偶极子增加,而SiO_(2)/Si界面的界面电荷密度几乎不受退火影响。最后研究了不同退火氛围对电容平带电压的影响,发现两种不同的退火条件都会导致TiN/HfO_(2)/SiO_(2)/Si电容结构平带电压的正向漂移,基于退火对其电荷分布的影响研究,此正向漂移主要来源于退火导致的HfO_(2)/SiO_(2)界面的界面偶极子的增加。

适于16纳米及以下的器件和电路的集成工艺基础研究

该研究2013年度主要围绕研究高迁移率半导体表面态及钝化机理,探索热力学稳定的高k栅介质材料方面,主要开展解决等效氧化层厚度表征,金属栅功函数的调制、沟道迁移率的下降以及高k栅介质的可靠性等相关问题,并实现器件质量的高k介质材料与高迁移率沟道材料的集成。

DPRM工艺中刻蚀工艺关键参数对N/P型MOS管交界处的影响

短沟道效应对器件性能的影响不可忽略,高k/金属栅极(High-k/Metal Gate,HKMG)器件可以很好地抑制短沟道效应。HKMG器件中金属栅极的制备工艺有前栅极制造工艺和后栅极制造工艺,其中虚拟栅去除(Dummy Poly Removal,DPRM)过程是后栅极制造中一道至关重要的制程。由于P型MOS管和N型MOS管的金属栅极填充材料不同,制造工艺中要先完成一种MOS管金属栅极的制作再进行另一种MOS管金属栅极的制作,DPRM后N型MOS管和P型MOS管交界处的结构形貌会直接影响金属栅极的填充,进而影响器件性能。在电子回旋共振刻蚀等离子体源条件下,探究DPRM工艺中过刻蚀过程的关键参数对NMOS管和PMOS管交界处结构形貌的影响,进而总结出减弱N/P型MOS管交界处侧向凹陷程度的工艺条件。

32nm及其以下技术节点CMOS技术中的新工艺及新结构器件

32nm及其以下技术节点的发展需要从器件结构、加工技术以及材料选用等各个方面进行创新,其中金属栅/高k栅介质的新型栅结构,以应变硅为代表的沟道迁移率增强技术,以及以FinFET为代表的新型非平面MOSFET结构均成为32nm及其以下技术节点的候选技术.将对金属栅/高k栅介质等适用于32nm及其以下技术节点的研究进展加以论述.

新型半导体器件及工艺基础研究

为了提高系统芯片的可靠性和性能价格比,增强其市场竞争力,缩小器件特征尺寸并提高集成度仍是一个主要的途径。当器件特征尺寸进入亚50nm以后,大量来自于传统工作模式、传统材料、传统工艺乃至传统器件物理基础等方面的问题将成为器件特征尺寸进一步缩小的限制性因素。因此我们的973项目从新型材料、半导体器件分析、新型器件结构、关键制备工艺等方面开展了深入的研究。本文主要介绍我们在新型半导体器件结构以及制备工艺方面取得的主要成果,具体包括平面双栅器件、金属栅器件、垂直沟道双栅器件、DSOI器件、SON器件、SOI肖特基晶体管、高K介质器件等。