垂直氮化镓鳍式功率场效应晶体管优化设计

主要研究了垂直氮化镓鳍式功率场效应晶体管的器件特性。利用理论计算和器件模拟,系统地设计和优化了n型氮化镓漂移层的掺杂浓度和厚度以及鳍宽度的参数,使得击穿电压和导通电阻达到最佳的折衷。经过最终优化后,当n型氮化镓漂移层的掺杂浓度、漂移层的厚度、鳍宽度分别为5×10^(15)cm^(-3)、10μm、0.2μm时,得到高击穿电压为1150 V、低导通电阻为1.01 mΩ·cm^(2)、高Baliga优值为1.31 GW/cm^(2)。结果表明,通过本文方法优化的垂直氮化镓鳍式功率场效应晶体管可用于大功率和高压场合。

鳍式场效应晶体管的有利特性及目前的研究方向

在后摩尔时代,为了满足成本、技术等方面的需求,人们对MOSFET在尺寸方面的要求不断提高,短沟道效应的影响日益显著,为了回避短沟道效应的影响,鳍式场效应晶体管应运而生。文章将从鳍式场效应晶体管的物理特征出发,将其与传统的MOSFET进行对比,阐述其具有的优势,最后简单介绍了鳍式场效应晶体管目前已经公开发表的研究内容与方向。

一种源漏缓冲浮栅型低漏电场效应晶体管

为解决当前主流晶体管MOSFET的反向泄漏电流较大的问题,并对传统FINFET做进一步优化,提出一种源漏缓冲浮栅型的具有较低漏电的场效应晶体管。所设计出的双向开关装置具有低静态功耗和低反向泄漏电流,只需一个独立外部供电的栅电极就可控制器件的导通、关断和浮栅擦写功能。通过改变器件中浮栅注入的电荷类型以及半导体中的掺杂浓度,即可使器件工作在不同的模式下,还可使整个器件拥有更低的反向漏电流和更高的正向导通电流。整体结构相互对称,源漏可以互换,因此具有更好的兼容性。

10纳米鳍式晶体管架构FinFET工艺

FET的全名是场效应晶体管(Field Effect Transistor,FET),先从大家较耳熟能详的MOS来说明。MOS的全名是金属-氧化物-半导体场效晶体管(Metal Oxide Semiconductor Field Effect Transistor,MOSFET),鳍式场效应晶体管是闸极长度缩小到20纳米以下的关键,拥有这个技术的制程与专利,才能确保未来在半导体市场上的竞争力,这也是让许多国际大厂趋之若骛的主因。创新半导体架构和制造工艺才是关键。

FinFET芯片TEM样品制备及避免窗帘效应方法

制备高质量纳米尺度芯片透射电子显微镜(TEM)样品对于探索半导体器件结构设计、材料分布与芯片性能之间的关系具有重要的意义。使用聚焦离子束(FIB)/扫描电子显微镜(SEM)双束系统制备14 nm鳍式场效应晶体管(FinFET)截面TEM样品,制备过程中从技术角度提出了两种自下而上制样方案来抑制窗帘效应。为扩大样品的可表征视场范围,在避免样品弯曲的前提下,提出了一种薄片提取方法。结果表明,离子束流越大,窗帘效应越严重,自下而上方法能有效规避窗帘效应;离子束电压30 kV时采用清洗截面(CCS)模式、5 kV/2 kV时采用矩形模式,样品台倾斜补偿角度为1.5°~3.5°,进行交叉减薄,且最终铣削长度控制在1μm时减薄效果最好;新的薄片提取方法改变了样品的铣削方向,在避免窗帘效应破坏感兴趣结构和样品弯曲的前提下,将样品的可表征视场范围扩大了5倍。研究结果对优化TEM样品制备方法以及芯片失效分析提供了参考。

鳍式场效应晶体管之父

那是1995年。芯片技术一直遵循摩尔定律飞速发展,摩尔定律指出,由于晶体管的尺寸不断缩小,芯片上晶体管的数量大约每两年就会翻一番。然而地平线似乎不再无限。的确,这是第一次,整个半导体行业都在悄然预言摩尔定律的终结。当一个关键晶体管的尺寸从350纳米缩小到不足100纳米时,这就暗示了黄金时代将结束。就连美国政府也忧心忡忡一一美国国防部高级研究计划局(DARPA)为此拉响了警报,并启动了一项寻找新芯片技术的计划。

FinFET器件单粒子翻转物理机制研究评述

鳍式场效应晶体管(FinFET)器件由于其较高的集成度以及运算密度,已成为未来航天应用领域的重要选择。FinFET器件的辐射敏感性与其制作工艺和工作条件息息相关。为了解FinFET器件的单粒子翻转(SEU)敏感机制,文章结合国内外开展的相关研究,从SEU机理出发,分析了器件特征尺寸、电源电压和入射粒子的线性能量传输(LET)值等不同条件对器件SEU敏感性的影响,最后结合实际对FinFET器件SEU的研究发展方向进行展望。

FinFET工艺对MOS器件辐射效应的影响

基于商用工艺线生产抗辐射器件具有一定的通用性,需要对商用工艺本征的抗辐射能力进行评估。综述了当前最新绝缘体上硅鳍式场效应晶体管(SOI FinFET)和体硅FinFET工艺的鳍宽和敏感面积对辐射效应的影响。SOI FinFET和体硅FinFET工艺的抗总剂量能力随着鳍宽的变化呈现相反的趋势。SOI FinFET的阈值电压漂移和亚阈值摆幅的退化随着鳍宽减小而减小,而体硅FinFET工艺的漏电流随着鳍宽减小而增大。FinFET工艺由于其自身结构的特点,与相同工艺节点下的平面工艺相比,敏感面积更小,抗单粒子翻转能力更好。从整体趋势来看,随着工艺节点的减小,FinFET工艺的本征抗总剂量能力较为可观,而本征抗单粒子翻转能力较差。

22 nm体硅FinFET热载流子及总剂量效应研究

为了解FinFET在辐射环境下的可靠性,对22 nm体硅N型FinFET热载流子注入效应及电离总剂量效应进行了研究。试验结果表明,本批次nFinFET热载流子效应显著,鳍数越少参数退化越多。主要原因是鳍间的耦合作用降低了热载流子密度,使得多鳍器件热载流子退化减弱;总剂量辐照后,器件电学参数发生退化,主要表现为阈值电压正向漂移及饱和电流增大,这些参数变化主要与辐照在FinFET氧化物中引入的陷阱电荷相关。

鳍工艺的自对准四重图形化技术研究与应用

阐述CMOS技术进入深纳米工艺节点,鳍式场效应晶体管以其优异的电学性能成为目前的主流器件。当工艺发展到Fin周期小于40nm时,开展自对准四重图形化技术研究,以实现场效应晶体管的鳍结构显得尤为重要。探讨北方华创公司的NMC 612D刻蚀机,开发了完整的鳍自对准四重图形化集成工艺流程,优化了关键刻蚀工艺。研究得到的形貌优化后具有24nm周期的鳍透射电子显微镜(TEM)截面图显示,所得鳍结构的特征尺寸均匀性、线宽/线边粗糙度和周期漂移等关键工艺指标都达到要求。

一种新型双Fin ESD防护单元研究

为满足小尺寸器件的ESD防护需求,基于Fin技术,提出了一种具有寄生SCR的STI双Fin结构。通过采用双Fin布局和深掺杂技术,减小了器件的基区宽度,避免了Fin技术中由弱电导调制导致的SCR无法开启的现象。仿真结果表明,相比于DFSD结构,新结构失效电流It2/Wlayout从21.67 mA/μm增加到28.33 mA/μm;触发电压V_(t1)从14.08 V减小到9.64 V。在ESD来临时,新结构能够实现有效的开启,泄放大电流。

14 nm pFinFET 器件抗单粒子辐射的加固方法

为探究先进互补金属氧化物半导体(CMOS)工艺在空间应用中的可靠性问题,研究14 nm工艺下P型沟道鳍式场效应晶体管(pFinFET)器件中的抗单粒子瞬态(SET)加固策略。通过在器件中插入平行于鳍方向的重掺杂N型沟槽(Ntie)和P型沟槽(Ptie)来减缓SET的影响。三维TCAD仿真结果表明:加固之后器件的抗SET特性和沟槽本身的偏置条件相关。当重掺杂沟槽处于零偏状态时,抗辐射加固的性能最好,SET脉冲宽度降低程度可达40%左右;然而,当处于反偏状态时,由于特殊的电荷收集过程的存在,使得SET脉冲幅度反而会明显增大,脉冲宽度减小程度并不明显。此外,还研究沟槽面积、间距及掺杂浓度对pFinFET中的SET脉冲宽度的影响,得到提高抗SET效果的加固方法。

张应力调制SOI FinFET器件及其性能

针对具有立体结构的绝缘体上硅鳍式场效应晶体管(SOI FinFET),研究了表面淀积50 nm张应力SiN薄膜后SOI FinFET器件的电学特性,并对关键电学参数,如开态电流I_(on)、电流开关比I_(on)/I_(off)、跨导g_(m)、漏致势垒降低V_(DIBL)和亚阈值摆幅S_(ss)等,进行了深入分析。研究结果表明,应变对栅长较小器件的I_(on)和S_(ss)有更明显的改善,随着张应力的引入使g_(m)提升,从而显著提高了器件的I_(on),且I_(on)/I_(off)较引入前有着2个量级的提升。而g_(m)的提升归结于张应力引入而导致SOI FinFET沟道载流子迁移率的提升。V_(DIBL)和S_(ss)的改善,表明张应力的引入使器件的栅控能力显著提高。

韩拯:奋楫争先的“追光人”

目前世界上鳍片最薄的鳍式晶体管是中国制造,而它到底有多薄呢?鳍片宽度只有0.6纳米,相当于3个原子的厚度。这项成果属于山西大学光电研究所教授、博士生导师韩拯,2020年底,他带领团队成员与湖南大学、中国科学院金属研究所等合作,最终成功制备出了世界上最薄的鳍式场效应晶体管。

纳电子学与神经形态芯片的新进展

综述了纳电子学和神经形态芯片进入新世纪后所处发展阶段以及近两年的最新进展。在纳电子领域,综述并分析了当今集成电路的发展现状,包括鳍式场效应晶体管（Fin FET）的发展、10 nm节点的技术突破、7 nm和5 nm节点的前瞻性技术研究以及三类后互补金属氧化物半导体（CMOS）器件（自旋电子器件、隧穿FET和碳纳米管栅的二维半导体Mo S2晶体管）的探索性研究,指出摩尔定律将沿着加强栅对沟道电子的控制（三栅和环栅）、更换高迁移率材料和采用新机理等技术路线继续前行。在神经形态芯片领域,综述并分析了神经形态芯片的发展历程、＂真北＂类脑芯片的技术创新和应用、当今嵌入式神经处理器的四个发展特点和采用新器件提高能量效率的探索。采用纳电子技术的神经形态芯片的发展将成为未来智能时代发展的基础。

FinFET/GAAFET纳电子学与人工智能芯片的新进展

集成电路在后摩尔时代的发展呈现出多模式创新的特点。综述了后摩尔时代中两大创新发展热点,即鳍式场效应晶体管/环绕栅场效应晶体管(FinFET/GAAFET)纳电子学和基于深度学习新算法的人工智能(AI)芯片,并介绍了其发展历程和近两年的最新进展。在FinFET/GAAFET纳电子学领域,综述并分析了当今Si基CMOS集成电路的发展现状,包含Intel的IDM模式、三星和台积电的代工模式3种技术路线,及其覆盖了22、14、10、7和5 nm集成电路纳电子学的5代技术各自的创新特点,以及未来3和2 nm技术节点GAAFET的各种创新结构的前瞻性技术研究。摩尔定律的继续发展将以Si基FinFET和GAAFET的技术发展为主。在AI芯片领域,综述并分析了数字AI芯片和模拟AI芯片的发展现状,包含神经网络云端和边缘计算应用的处理器(图像处理器(GPU)、张量处理器(TPU)和中央处理器(CPU))、加速器和神经网络处理器(NPU)等的计算架构的创新,各种神经网络算法和计算架构结合的创新,以及基于存储中计算新模式的静态随机存取存储器(SRAM)和电阻式随机存取存储器(RARAM)的创新。人工智能芯片的创新发展可弥补后摩尔时代集成电路随晶体管密度上升而计算能力增长缓慢的不足。

FinFET纳电子学与量子芯片的新进展

综述了后摩尔时代中两大发展热点:鳍式场效应晶体管(FinFET)纳电子学和基于量子计算新算法的量子芯片的发展历程和近两年的最新进展。在FinFET纳电子学领域,综述并分析了当今Si基互补金属氧化物半导体(CMOS)集成电路的发展现状,包括FinFET的发展、10 nm和7 nm技术节点的量产、5 nm和3 nm技术节点的环栅场效应晶体管(GAAFET)和2 nm技术节点的负电容场效应晶体管(FET)的前瞻性技术研究以及非Si器件(InGaAs FinFET、WS2和MoS2两种2D材料的FET)的探索性研究。指出继续摩尔定律的发展将以Si基FinFET和GAAFET的技术发展为主。在量子芯片领域,综述并分析了超导、电子自旋、光子、金刚石中的氮空位中心和离子阱等五种量子比特芯片的发展历程,提高相干时间、固态化及多量子比特扩展等的技术突破,以及近几年在量子信息应用的新进展。基于Si基的纳米制造技术和新的量子计算算法的结合正加速量子计算向工程化的进展。

FinFET/GAAFET纳电子学与人工智能芯片的新进展(续)

集成电路在后摩尔时代的发展呈现出多模式创新的特点。综述了后摩尔时代中两大创新发展热点,即鳍式场效应晶体管/环绕栅场效应晶体管(FinFET/GAAFET)纳电子学和基于深度学习新算法的人工智能(AI)芯片,并介绍了其发展历程和近两年的最新进展。在FinFET/GAAFET纳电子学领域,综述并分析了当今Si基CMOS集成电路的发展现状,包含Intel的IDM模式、三星和台积电的代工模式3种技术路线,及其覆盖了22、14、10、7和5 nm集成电路纳电子学的5代技术各自的创新特点,以及未来3和2 nm技术节点GAAFET的各种创新结构的前瞻性技术研究。摩尔定律的继续发展将以Si基FinFET和GAAFET的技术发展为主。在AI芯片领域,综述并分析了数字AI芯片和模拟AI芯片的发展现状,包含神经网络云端和边缘计算应用的处理器(图像处理器(GPU)、张量处理器(TPU)和中央处理器(CPU))、加速器和神经网络处理器(NPU)等的计算架构的创新,各种神经网络算法和计算架构结合的创新,以及基于存储中计算新模式的静态随机存取存储器(SRAM)和电阻式随机存取存储器(RARAM)的创新。人工智能芯片的创新发展可弥补后摩尔时代集成电路随晶体管密度上升而计算能力增长缓慢的不足。

14 nm FinFET器件单粒子瞬态特性研究

为评估鳍式场效应晶体管(FinFET)的本征抗辐射能力,本文通过三维工艺计算机辅助设计(TCAD)仿真研究了14 nm FinFET工艺的单粒子瞬态(SET)特性。研究结果表明,在不同的线性能量传输(LET)值及不同的入射位置下,FinFET器件具有不同的单粒子敏感性。SET脉冲宽度随LET值的增大而展宽。此外,SET特性与粒子轰击位置的关系呈现出复杂性。对于低LET值(LET≤1 MeV·cm^(2)/mg),SET特性与重离子的入射位置具有很强的依赖性;对于高LET值(LET>10 MeV·cm^(2)/mg),由于加强了衬底的电荷收集,SET特性与粒子轰击位置的依赖性减弱。

CMOS工艺节点进展中器件技术的革新

随着CMOS工艺技术的飞速发展,传统MOSFET器件的结构尺寸持续微缩,各种短沟道相关效应对器件性能的影响越来越严峻。在CMOS工艺节点演进中,为了减小短沟道效应的影响,改善器件性能,需要新技术、新材料以及器件结构的革新。文章回顾了应变硅技术、高K电介质、金属栅的应用,并探讨了对传统平面晶体管的器件结构革新,特别是创新的三维器件结构,包括鳍式场效应晶体管FinFET、环绕栅场效应晶体管GAAFET等。分析表明:FinFET结构中,栅极从三面围绕沟道而进行有效控制,可获得较小的亚阈值漏电及低功耗。而GAAFET结构中,栅极环绕沟道具有比FinFET更优异的性能,能够适用于下一代更先进的CMOS工艺节点。