基于PCIe总线的主从CPU数据传输系统设计与实现

电力系统保护自动化设备存在多CPU板卡间高速数据传输和存储需求,介绍了一种基于PCIe总线接口实现的主从CPU数据传输系统。采用飞腾FT2000/4处理器为核心构建硬件系统,通过嵌入式Linux操作系统、PCIe设备驱动和应用程序部署软件系统,主CPU侧负责数据采集和处理,从CPU侧通过PCIe总线读取数据完成传输和存储功能。测试情况表明,该方案实现的系统稳定可靠,能够有效地满足高速传输、实时存储的应用业务需求,具有较高的工程应用价值。

应用n-LSTM的云平台任务CPU负载预测方法

云平台任务的CPU负载预测有助于云平台资源的优化配置,以改善资源利用率.它是有效管理云资源的重要手段.为提高任务CPU负载预测精度,本文主要做了以下工作:1)利用热度图提取用于进行CPU负载预测的资源使用特征;2)设计并实现了一种基于n-LSTM的云平台任务的CPU负载预测方法DPFE-n-LSTM;3)分别在阿里云平台数据集和Google云平台数据集上进行了实验,结果表明,相对于目前已经提出的CPU负载预测模型BP、LSTM和CNN-LSTM,DPFE-n-LSTM方法具有更好的预测性能.

基于国产ARM架构CPU的导航卫星精密定轨解算效率优化方法

以国产飞腾CPU为例,讨论在国产ARM架构CPU基础上的导航卫星精密定轨解算效率优化方法。基于导航卫星精密定轨解算流程中钟差约化和法方程求逆耗时较多,分别利用多线程和OpenBlas对上述2个过程进行优化。结果表明,优化后解算效率大幅提升。钟差约化方面,采用100个测站32颗导航卫星进行解算时,原始单历元平均耗时1.105 s,优化后为0.188 s;法方程求逆方面,原始求逆平均耗时2 264 s,优化后仅需78 s。

基于MPI的鲲鹏CPU核间通信研究

核间通信延时是影响高性能计算系统整体运行效率的重要因素.国产鲲鹏CPU在高性能计算领域应用日益广泛,针对鲲鹏CPU的缓存架构及多核间接口互联进行分析,研究影响鲲鹏CPU核间通信延时的因素.在消息传递接口(MPI)环境下进行节点内核间通信实验,对包括跨三级缓存、跨物理CPU通信等不同模式下通信延时进行对比,发现通信数据包大于500 KB后,跨L3 Cache TAG的通信延时反优于共享L3 Cache TAG的通信延时.针对通信数据包在64 KB大小时的通信延迟异常,分析得出是MPI的Eager模式和Rendezvous模式的默认切换阈值所造成.对这两种模式进行实验对比,验证不同大小的通信数据包在不同模式下和跨核通信时的延时特征,Eager模式更适合低延时的小消息发送.在实际应用中可根据通信数据包大小调整两种模式的默认切换阈值,以达到更好的传输效果.实验结果表明由于鲲鹏CPU存在复杂的多核结构,在并行计算程序设计时可以进行针对性优化,以提升程序的运行效率.

面向多核CPU与GPU平台的图处理系统关键技术综述

图计算作为分析与挖掘关联关系的一种关键技术,已在智慧医疗、社交网络分析、金融反欺诈、地图道路规划、计算科学等领域广泛应用.当前,通用CPU与GPU架构的并行结构、访存结构、互连结构及同步机制的不断发展,使得多核CPU与GPU成为图处理加速的常用平台.但由于图处理具有处理数据规模大、数据依赖复杂、访存计算比高等特性,加之现实应用场景下的图数据分布不规则且图中的顶点与边呈现动态变化,给图处理的性能提升和高可扩展性带来严峻挑战.为应对上述挑战,大量基于多核CPU与GPU平台的图处理系统被提出,并在该领域取得显著成果.为了让读者了解多核CPU与GPU平台上图处理优化相关技术的演化,首先剖析了图数据、图算法、图应用特性,并阐明图处理所面临的挑战.然后分类梳理了当前已有的基于多核CPU与GPU平台的图处理系统,并从加速图处理设计的角度,详细、系统地总结了关键优化技术,包括图数据预处理、访存优化、计算加速和数据通信优化等.最后对已有先进图处理系统的性能、可扩展性等进行分析,并从不同角度对图处理未来发展趋势进行展望,希望对从事图处理系统研究的学者有一定的启发.

基于训练集聚类选择优化的CPU功耗建模精度提升方法

建立高精度、低开销的CPU功耗模型对于计算机系统的功耗管理与功耗优化至关重要。一般认为训练集规模越大,CPU功耗模型精度越高。但有研究发现增大训练集规模不一定会提高功耗建模精度,有时甚至会导致精度下降,因此,如何选择功耗模型训练集以保证CPU功耗模型精度达到要求具有重要意义。文中提出一种基于聚类的训练集选择优化算法来解决上述问题,在有效保证CPU功耗建模精度的同时降低了CPU功耗建模的开销。该算法首先通过主成分分析将基于PMC的程序特征转换为p维向量特征空间,然后根据找到的最优聚类数按照程序特征对程序进行聚类,从每个聚类簇中选出代表程序;最后根据“单聚类簇内代表性最强原则”与“多聚类簇间代表程序数最少原则”形成最优训练集,模型精度相比Baseline精度有明显提高。在x86和ARM两类处理器平台上分别采用线性功耗建模和神经网络功耗建模两种方式,对算法进行了实验评估,实验结果表明所提算法的功耗建模精度有效显著提升。

面向众核CPU的稠密线性求解器性能评测与优化

稠密线性求解器在高性能计算和机器学习等领域扮演着重要的角色。其典型的并行算法实现通常构建在著名的fork-join或task-based编程模型之上。尽管采用fork-join模型的主流稠密线性代数库能将大部分的计算转移到高度优化、高性能的BLAS 3例程上,由于fork-join不灵活的执行流,它们仍然未能高效地利用众核CPU的计算资源。采用task-based编程模型的开源库能实现更加灵活、负载更均衡的算法,因此能获得明显的性能提升。然而,在众核CPU平台上,尤其是对于中等矩阵规模的问题而言,它们仍然有较大的优化空间。对稠密线性求解器的性能进行了全面的测评,以定位性能瓶颈,并提出了2种优化策略,以提高程序性能。具体地,通过重叠LU分解和下三角求解的计算过程,减少同步开销线程的空等,从而提高算法的并行性;进一步通过减少冗余的矩阵打包操作,降低算法的访存开销。分别在2个主流的众核CPU平台(Intel®Xeon Gold®6252N(48核)和HiSilicon Kunpeng 920(64核))上进行了性能评估。实验结果表明,该优化的稠密线性求解器在上述两个CPU平台上,相比最佳开源实现分别取得了10.05%(Xeon)和13.63%(Kunpeng 920)的性能提升。

信创CPU与Intel CPU在NUMA架构方面的调优实践

通过选取具有代表性的基准测试工具,文章对比了信创CPU和IntelCPU在多核性能方面的表现。同时,针对NUMA架构的特点进行了调优实验,并通过分析性能数据得出了调优前后的性能差异。结果表明,通过NUMA调优可以有效提高处理器的性能。

基于SPEC CPU 2006的国产处理器性能测试设计与分析

通过研究不同架构的国产处理器,介绍了国产处理器发展现状。基于处理器的工作过程,分析了影响处理器性能的内部与外部因素。分别设计使用不同内存容量、不同内存速率与不同版本GCC编译器的试测场景,使用国际权威的CPU性能测试工具SPEC CPU2006对基于ARM、X86架构的国产处理器的计算速度性能和吞吐量性能进行了测试,并对比基准程序的得分情况,分析不同配置对测试结果的影响。结果显示,内存容量大、速率高对处理器的计算速度性能影响不大,但吞吐量性能表现更好;GCC编译器版本越高,处理器吞吐量性能测试得分越高。

基于CPU+GPU混合架构的雷达信号处理方法

针对雷达系统复杂化趋势,提出了基于CPU+GPU混合架构的信号处理方法。依据运算复杂度进行任务的细粒度划分,将复杂处理任务解耦为逻辑处理和运算处理两部分,并映射到CPU+GPU核心进行处理。根据雷达信号处理的拆解包、脉冲压缩、相参积累、目标检测、目标检测后处理及解模糊过程,将对应处理映射到CPU+GPU核心以提高加速比。实验结果表明,相比多核DSP信号处理方法,该方法具有更好的性能。

基于Moldflow优化的计算机CPU涡轮风扇模具设计

结合CPU涡轮风扇的注射成型要求,采用CAE辅助分析优化得到了塑件的成型方案为1模1腔、正面中心轴顶端进浇模腔布局,单点热嘴环形热浇口浇注。利用分层抽芯的方法将单个涡轮叶槽的脱模采用上、中、下3层滑块的顺序实施抽芯的方法进行侧抽芯脱模,从而得到整个涡轮风扇叶槽的所需脱模机构为27个滑块机构,分别为上层9个上滑块机构、中层9个中滑块机构、下层9个下滑块机构。根据滑块机构的抽芯驱动需要,将模具的整体结构采用一种假三板模结构,分3次开模,第一次开模用作下层9个滑块机构的侧抽芯驱动;第二次开模用作上层9个滑块机构的侧抽芯驱动;第三次开模用作塑件的完全脱模,第三次开模打开后,随着中层9个油缸驱动9个中滑块侧抽芯动作的完成,塑件自动脱落而实现完全脱模。结合涡轮风扇叶槽难以脱模的实践难题,设计了3层滑块机构按序抽芯,根据模具开模提供的驱动进行设计,有效地解决了涡轮风扇塑件的成型难题,机构动作可靠,生产效率较高。

一种遥测智能终端设备双CPU架构系统软件升级的方案研究

针对双CPU架构的遥测智能终端设备提出了一种基于Inotify机制与NFS文件系统的系统软件升级方案。Inotify是Linux操作系统中一种实时监控文件系统变化的机制,NFS(Network File System)文件系统是一种网络文件系统,允许用户在不同的计算机或者各节点之间共享文件和存储资源。详细介绍了该方案的设计和实现,并对方案的性能进行了分析和评估。实验结果表明,该方案具有较高的实时性和可靠性,可有效提高遥测智能终端设备多CPU架构的升级效率。

国产CPU的现状与发展展望综述

阐述国产CPU在我国信息化进程中的作用。介绍国产CPU的发展现状,分析国产CPU在性能、市场占有率、生态、指令集安全方面所面临的问题,结合现状及问题提出思考与建议。

MQTT物联网平台在国产申威CPU平台上的移植部署

当前国产芯片正在得到大力的推广,国产芯片软件生态也在迅速建设中,文章围绕开源MQTT服务软件在国产申威CPU平台的移植、部署、测试应用,主要讨论MQTT协议以及基于国产申威CPU平台移植部署MQTT服务器的方法,移植完成后通过基于国产CPU服务器搭建物联网平台进行测试,测试系统采用B/S系统架构,实现了多个客户端之间通过MQTT服务实现数据的交换。目的在于推广基于国产芯片的国产软件生态建设,让更多的人参与到国产芯片的软件生态建设中,有利于积极推进各种软件项目从底层到应用层的国产化发展,为信创国产化事业添砖加瓦。

Investigation of Liquid Cooling Plate for Server CPUs Based on Topology Optimization

In this study, a microchannel liquid cooling plate (LCP) is proposed for Intel Xeon 52.5 mm * 45 mm packaged architecture processors based on topology optimization (TO). Firstly, a mathematical model for topology optimization design of the LCP is established based on heat dissipation and pressure drop objectives. We obtain a series of two-dimensional (2D) topology optimization configurations with different weighting factors for two objectives. It is found that the biomimetic phenomenon of the topologically optimized flow channel structure is more pronounced at low Reynolds numbers. Secondly, the topology configuration is stretched into a three-dimensional (3D) model to perform CFD simulations under actual operating conditions. The results show that the thermal resistance and pressure drop of the LCP based on topology optimization achieve a reduction of approximately 20% - 50% compared to traditional serpentine and microchannel straight flow channel structures. The Nusselt number can be improved by up to 76.1% compared to microchannel straight designs. Moreover, it is observed that under high flow rates, straight microchannel LCPs exhibit significant backflow, vortex phenomena, and topology optimization structures LCPs also tend to lead to loss of effectiveness in the form of tree root-shaped branch flows. Suitable flow rate ranges for LCPs are provided. Furthermore, the temperature and pressure drop of experimental results are consistent with the numerical ones, which verifies the effectiveness of performance for topology optimization flow channel LCP.

基于简单CPU通信的自动化生产线通信的实现

自动化生产线由不同加工工艺的单站设备组成,各单站设备通常由PLC控制,按照工艺要求完成对产品的加工。各单站之间通过网络通信连接,共同构成生产线的硬件架构。讨论了基于简单CPU通信协议的自动化生产线通信的实现方法,以典型自动化生产线设备中“1主站PLC+4从站PLC”控制系统的通信为例,重点论述了通信的技术要求、硬件组网、软件设置、通信测试,详细介绍了组网通信的实现过程。

一种基于前后台系统的CPU使用率计算方案

大多数小规模的嵌入式设备均不采用操作系统,而使用前后台系统进行功能设计开发。目前,在前后台系统下,尚无有效的方案实时反映任务及时性响应情况,无法监控功能偶发问题,导致功能缺陷出现。基于此,本文提出了一种基于前后台系统的CPU使用率计算方案,该方案通过统计周期内的触发次数、CPU使用率及极值实时反映任务及时性响应情况,并将该方案应用于GD32 MCU。结果表明,该方案能有效实时反映当前设备的整体运行状况,为设备功能的开发和测试提供有效支撑。

通用CPU外部接口激励设计

现场可编程门阵列(FPGA)软件设计愈发复杂,片间驱动的设计尤其明显。可编程逻辑器件软件测试要求中对片间驱动的测试涉及接口测试、时序测试2种常规测试类型;而部件测试和系统测试往往存在多个软件单元和模块,待测接口数量较多且分立,片间驱动的测试质量通常受接口激励设计制约。通常FPGA设计框架中会使用较多的通用CPU外部控制接口,通过统一常见通用CPU外部接口验证激励设计规范,对被测模块每个外部输入/输出接口的信息格式、数据特性等进行验证。对异步串口、同步串口、IIC、SPI、CAN、EMIF、GPMC、LOCAL BUS、PCI 9种通用CPU外部接口进行激励设计,分析了各类接口的时序及通信约束,借助QuestaSim仿真平台对相应接口进行仿真,逐项比对输出波形验证激励设计的正确性。

湍流燃烧算例在多种CPU平台的模拟性能对比

新型燃烧室研发需要高精度数值模拟及大规模并行计算。几何高保真加上高精度的湍流模型、湍流燃烧模型和化学反应机理等,必需从各方面提升大规模并行计算效率。目前超算平台的浮点运算能力评测并不能完全代表湍流燃烧模拟的实际消耗,因此列举了各计算平台的Linpack测试分数进行参考,采用典型湍流火焰数值模拟对常用的CPU超算平台进行测试,检验并行计算效率,分析结果。湍流燃烧模拟采用自研AECSC软件,结构化网格,对比了Intel、AMD和国产CPU平台。结果表明,超算平台浮点数运算能力和湍流火焰模拟效率不一致,对同一算例的计算时间存在差异;国产超算平台表现优于参考的浮点算力;不同的求解过程有不同的加速比。

面向航空应用场景的嵌入式CPU应用验证思路与实施

应用验证是现阶段元器件,尤其是CPU等复杂关键器件,在成熟度不高的情况下,需要结合用户实际应用场景开展的必要工作之一。从CPU的本身特征和其所处的航空应用场景出发,分析了面向航空应用的验证需求,确定了验证环境与应用场景的转换关系,提出了验证环境的构成要素和构建方法,着重从功能性能覆盖性、软硬件适配性、面向软硬件开发的支持三个方面阐述了CPU的应用验证实施关注点。